• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2005 年度 実績報告書

ダイナミック差分再構成型ゲートアレイ

研究課題

研究課題/領域番号 16760275
研究機関九州工業大学

研究代表者

渡邊 実  九州工業大学, 情報工学部, 助手 (30325576)

キーワードFPGA / ORGA / VLSI / 光再構成 / 差分再構成
研究概要

差分光再構成型ゲートアレイでは任意の部分再構成が可能な反面、再構成回路がVLSI実装面積の47%近くに達し、ゲートアレイ部を圧迫する問題があった。我々はこの実装面積を削減する手段としてダイナミック差分・光再構成回路を提案してきた。16年度の研究では、このダイナミック差分・光再構成回路部のトランジスタ、キャパシターの最適化を行い、差分機能を持つ光再構成回路の中で世界最小となるダイナミック差分・光再構成回路セルの開発に成功した。
17年度の研究では、16年度の研究成果をベースにして、最大動作周波数、消費電力、実装面積の3つの視点から、従来の差分・光再構成回路との比較検証を行った。0.35um-CMOSプロセスに実装した例では、実装面積が61%に削減、消費電力はほぼ等しく、最大動作周波数のみ従来の1GHzから645MHzに低下することが確認された。しかし、ゲートアレイ上に実装された回路の動作には十数ナノ秒程度の処理時間が必要であることから、クロック毎に動的に再構成を行う場合でも約100MHz程度の動作が保証されれば十分である。よって、ダイナミック差分・光再構成回路は従来の差分光再構成回路と比べて、消費電力、動作周波数の面で遜色が無く、かつ高密度・差分光再構成型ゲートアレイの実現が可能であることから、非常に有効な実装手法であることが証明できた。現在までの研究で、従来の手法では0.35um-4.9mm角CMOSプロセスチップに272ゲートしか実装できなかったのに対し、ダイナミック差分・光再構成回路を用いる場合には、0.35um-14.2mm角CMOSプロセスチップに対し、10,625ゲートまで実装できることを明らかにしている。

  • 研究成果

    (17件)

すべて 2006 2005

すべて 雑誌論文 (17件)

  • [雑誌論文] A 51,272-gate-count Dynamic Optically Reconfigurable Gate Array2006

    • 著者名/発表者名
      M.Watanabe, F.Kobayashi
    • 雑誌名

      Japanese Journal of Applied Physics Vol.45, No.4B(掲載決定)

      ページ: 6

  • [雑誌論文] Differential Reconfiguration Architecture suitable for a Holographic Memory2006

    • 著者名/発表者名
      M.Watanabe, M.Miyano, F.Kobayashi
    • 雑誌名

      International Conference on engineering of reconfigurable systems and algorithms (accepted)

  • [雑誌論文] Shield effect analysis for a gate array on an Optically Reconfigurable Gate Array2006

    • 著者名/発表者名
      M.Watanabe, F.Kobayashi
    • 雑誌名

      International Conference on engineering of reconfigurable systems and algorithms (accepted)

  • [雑誌論文] A logic synthesis and place and route environment for ORGAs2006

    • 著者名/発表者名
      M.Watanabe, F.Kobayashi
    • 雑誌名

      International Conference on engineering of reconfigurable systems and algorithms (accepted)

  • [雑誌論文] Power consumption advantage of a dynamic optically reconfigurable gate array2006

    • 著者名/発表者名
      M.Watanabe, F.Kobayashi
    • 雑誌名

      IEEE International parallel & Distributed Processing Symposium (accepted)

  • [雑誌論文] An optically differential reconfigurable gate array with a holographic memory2006

    • 著者名/発表者名
      M.Watanabe, M.Miyano, F.Kobayashi
    • 雑誌名

      IEEE International parallel & Distributed Processing Symposium (accepted)

  • [雑誌論文] A 1,632 gate-count zero-overhead Dynamic Optically Reconfigurable Gate Array VLSI2006

    • 著者名/発表者名
      M.Watanabe, F.Kobayashi
    • 雑誌名

      International Workshop on Applied Reconfigurable Computin (掲載決定)

      ページ: 6

  • [雑誌論文] A 476-gate-count Dynamic Optically Reconfigurable Gate Array VLSI chip in a standard 0.35u m CMOS Technology2005

    • 著者名/発表者名
      M.Watanabe, F.Kobayashi
    • 雑誌名

      Asia and South Pacific Design Automation Conference

      ページ: 108-109

  • [雑誌論文] Rapid Reconfiguration of an Optically Differential Reconfigurable Gate Array with Pulse Lasers2005

    • 著者名/発表者名
      M.Watanabe, M.Miyano, F.Kobayashi
    • 雑誌名

      IEEE International Conference on Field-Programmable Technology

      ページ: 287-288

  • [雑誌論文] Optically Differential Reconfigurable Gate Array using an optical system with VCSELs2005

    • 著者名/発表者名
      M.Miyano, M.Watanabe, F.Kobayashi
    • 雑誌名

      IEEE COMPUTER SOCIETY ANNUAL SYMPOSIUM ON VLSI

      ページ: 274-275

  • [雑誌論文] An Optically Differential Reconfigurable Gate Array VLSI chip with a dynamic reconfiguration circuit2005

    • 著者名/発表者名
      M.Watanabe, F.Kobayashi
    • 雑誌名

      IEEE International parallel & Distributed Processing Symposium CD-ROM

      ページ: 7

  • [雑誌論文] 複数のVCSELを用いたODRGAの再構成速度改善2005

    • 著者名/発表者名
      宮野, 渡邉, 小林
    • 雑誌名

      電子情報通信学会技術研究報告 Vol.105, No.184

      ページ: 67-70

  • [雑誌論文] 272ゲート規模ODRGA-VLSIの実装評価2005

    • 著者名/発表者名
      志岐, 渡邉, 小林
    • 雑誌名

      電子情報通信学会技術研究報告 Vol.105, No.184

      ページ: 61-66

  • [雑誌論文] 光再構成型ゲートアレイの検査手法2005

    • 著者名/発表者名
      松尾, 渡邉, 小林
    • 雑誌名

      第24回計測自動制御学会九州支部学術講演会予稿

      ページ: 133-134

  • [雑誌論文] 光再構成型ゲートアレーの再構成回路の評価2005

    • 著者名/発表者名
      M藤目, 渡邉, 小林
    • 雑誌名

      第24回計測自動制御学会九州支部学術講演会予稿

      ページ: 135-136

  • [雑誌論文] 0.18umプロセスによる差分光再構成型ゲートアレーVLSI2005

    • 著者名/発表者名
      志岐, 渡邉, 小林
    • 雑誌名

      第24回計測自動制御学会九州支部学術講演会予稿

      ページ: 143-144

  • [雑誌論文] 動的再構成によるシステム実現2005

    • 著者名/発表者名
      渡邉, 小林
    • 雑誌名

      第6回システムインテグレーション部門講演会

      ページ: 571-572

URL: 

公開日: 2007-04-02   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi