| 研究課題/領域番号 |
16H02335
|
|---|
| 研究機関 | 国立研究開発法人産業技術総合研究所 |
|---|
研究代表者 |
宮田 典幸 国立研究開発法人産業技術総合研究所, ナノエレクトロニクス研究部門, グループリーダー (40358130)
|
|---|
| 研究分担者 |
野平 博司 東京都市大学, 工学部, 教授 (30241110)
奈良 純 国立研究開発法人物質・材料研究機構, 国際ナノアーキテクトニクス研究拠点, 主任研究員 (30354145)
|
|---|
| 研究期間 (年度) |
2016-04-01 – 2019-03-31
|
| キーワード | 不揮発メモリ / 界面ダイポール / 酸化膜 / アモルファス / X線励起光電子分光法 / 第一原理計算 |
|---|
| 研究実績の概要 |
多層型HfO2/SiO2界面ダイポール変調型メモリの高性能・高度化を目的として、当初の計画通り下記課題(１)-(３)を実施した。
課題(１)「物理分析による界面構造およびダイポール変調機構の解明」として、HfO2／SiO2界面近傍の化学結合状態やダイポール変調に関わる構造変化を捉えるため、放射光施設を利用したHAXPES(hard X-ray photoemission spectroscopy)によりMOSキャパシタ中に埋め込んだHfO2／SiO2変調構造からの光電子スペクトルの観察に成功するとともに、同MOS構造に電圧を印加した際のスペクトル変化を捕らえることにも成功した。H29年度からは、同測定結果の解析を進め、界面ダイポール変調動作との関係を検討する。
課題(２)「第一原理計算による界面構造およびダイポール変調機構の解明」として、まずは、結晶HfO2/Si界面の原子構造モデルを検討し、界面ダイポールを導入する前の界面モデルを決定した。H29年度からは、HfO2/SiO2界面へ拡張するとともに、界面ダイポール変調層を導入した際の界面構造および変調機構の考察を進める。
課題(３)「多層ダイポール界面構造・フラッシュメモリの作製と電気特性評価」として、６層のダイポール変調層を組み込んだFET (Field-Effect Transistor)を試作し、フラッシュ型メモリの動作実証に成功した。1 V以上のメモリ幅および5桁以上のチャネル電流変調に成功しており、良好なメモリ動作を実証できたと言える。H29年度もデバイス構造・プロセスを最適化しつつ試作を進め、メモリ性能を高めるとともに、パルス応答やアナログ動作などのメモリ特性の測定も試みる。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
本研究で提案した下記の課題(１)-(３)を、初年度はそれぞれが研究計画に沿って進めており、一部では想定以上の進捗も得られている。
課題(１)「物理分析による界面構造およびダイポール変調機構の解明」では、予定通りHfO2／SiO2変調構造を含むMOS構造のHAXPES(hard X-ray photoemission spectroscopy)測定を行い、ゲート金属膜を通してHfO2およびSiO2層からの光電子スペクトルの検出に成功している。また、ゲート電極への印加電圧に応じたスペクトルの変化も捉えられており、H29年度に計画していた測定の一部まで進んでおり、十分な進捗と言える。
課題(２)「第一原理計算による界面構造およびダイポール変調機構の解明」では、結晶HfO2/Si界面の原子構造モデルを決めており、実際にダイポール変調動作が起こっているHfO2/SiO2界面モデルを作成するための準備が整っている。来年度以降の研究に繋がる結果が得られていると言える。
課題(３)「多層ダイポール界面構造・フラッシュメモリの作製と電気特性評価」では、IDM形成前の洗浄処理の影響を調査するのに時間を割いたが、年度内にIDM構造を組み込んだFETの試作を行い、フラッシュ型動作に成功したことは十分な成果と言える。また、得られたメモリ動作も、期待以上に良い特性であり、来年度以降に繋がる結果が得られている。
以上のように、３課題それぞれにおいて十分な進捗があり、概ね順調に進んでいる判断できる。
|
| 今後の研究の推進方策 |
H29年度は、下記の課題(１)-(３)をそれぞれについて、H28年度に得られた結果を反映させて下記のように進めることとする。
課題(１)「物理分析による界面構造およびダイポール変調機構の解明」では、H28年度に得られたHfO2／SiO2変調構造を含むMOS構造からのHAXPES(hard X-ray photoemission spectroscopy)測定結果の解析を進め、特に電圧印加によるスペクトル変化からダイポール変調機構の考察を試みる。必要に応じて、追加のHAXPES測定および新たな試料構造の作製も行う。
課題(２)「第一原理計算による界面構造およびダイポール変調機構の解明」では、H28年度に作成した結晶HfO2/Si界面をHfO2/SiO2界面へと展開し、実際に界面変調層を導入した際の界面構造を決定する。さらに、同界面構造に電界が加わった際の構造変化についても第一原理計算を調べる予定である。
課題(３)「多層ダイポール界面構造・フラッシュメモリの作製と電気特性評価」では、H28年度にフラッシュ型動作の実証に成功したIDM FETデバイスについて、繰り返し変調特性などの詳しいメモリ動作を評価するとともに、パルス応答やアナログ動作についても調査する予定である。また、低電圧動作を目的に、IDM MOS構造の最適化も進める。具体的には、HfO2やSiO2層の薄膜化、さらに下地SiO2の薄膜化や高誘電率化を試すこととする。
|
