|
1) 主に指数関数系、対数関数系および三角関数系の関数について、前年度までに開発したFPGA実現向きの専用計算回路の構成法をさらに洗練し、評価を進めた。特に、浮動小数点標準IEEE754のbinary64における指数関数expの正確丸め困難ケースについて解析し、仮数を114ビット目まで正確に求めれば、補正テーブルを用いずに正確丸めが行えることを明らかにした。前年度までに提案した計算法では、丸め前の計算結果を114ビット精度で得て丸めを行うこととし、丸めを誤る場合を予めテーブルに記憶しておき、補正を行っていた。補正テーブルが不要となり、FPGAの必要リソース量が削減できる。
2) 逆正弦関数・逆余弦関数計算について、新たに高基数CORDIC法を提案し、binary64におけるasin・acos計算回路をFPGA上に実現した場合の性能を評価した。正弦・余弦計算や逆正接計算に対しては高基数CORDIC法が提案されていたが、逆正弦・逆余弦計算については、基数２のCORDIC法しか知られていなかった。提案した高基数CORDIC法により、逆正弦・逆余弦計算が他の多くの関数と同様に、テーブル参照と短冊形乗算の繰り返しにより行える。
3) メモリと短冊型乗算器を核とする関数計算ユニットの構成法について考察し、計算に必要な定数をいくつかの定数の和で表すことにより、分解した定数を多くの関数計算で共有し、必要なメモリ容量を削減する手法を考案した。
|
