| 研究課題/領域番号 |
16H04358
|
|---|
| 研究機関 | 立命館大学 |
|---|
研究代表者 |
下ノ村 和弘 立命館大学, 理工学部, 准教授 (80397679)
|
|---|
| 研究分担者 |
江藤 剛治 大阪大学, 工学研究科, 招へい教授 (20088412)
安藤 妙子 立命館大学, 理工学部, 准教授 (70335074)
|
|---|
| 研究期間 (年度) |
2016-04-01 – 2019-03-31
|
| キーワード | 超高速撮像 / 撮像素子 / マルチ電荷収集ゲート構造 / モンテカルロシミュレーション |
|---|
| 研究実績の概要 |
超高速撮像のための“裏面照射型マルチ電荷収集ゲート構造(BSI-MCG)”を提案し，これに基づいた撮像素子開発を進めた．本年度の主な実績は以下のとおりである．
１．クロストークのシミュレーション解析および低減技術の開発：BSI-MCG構造では，画素中心部に複数の電荷収集ゲートが近接して配置されるため，電荷収集を行っている電極とは別の電極への信号電荷の混入（クロストーク）が生じやすいと考えられる．モンテカルロ法を用いたシミュレーションにより，個々の電荷の移動軌跡を計算することで，BSI-MCG 構造におけるクロストークを定量的に解析するとともに，その対策について検討した．その結果，隣り合う画素間で生じる空間的クロストークは，受光部を画素中心に限局することで低減できることが分かった．一方，同一画素内の電荷収集ゲート間で生じる時間的クロストークへの対策として，出力信号を予測するためのインパルス応答関数をシミュレーションにより求め，これを用いて画像復元する手法を提案した．
２．時間分解能のシミュレーション解析：ナノ秒以下の極めて高いフレームレートを考える場合，信号電荷の収集時間のばらつきが時間分解能を制限する．提案センサ構造における信号電荷の収集過程でばらつきがどのように変化するかをシミュレーション解析し，その結果から，画素中央部での受光や裏面p+層を薄くすることなどにより，時間分解能の向上が見込めることが分かった．一方，光の吸収深さのばらつきや電荷のランダム運動による拡散のような，デバイス設計に依らない根源的な時間分解能の制限要因から，シリコン撮像素子における理論的な極限時間分解能を求めた．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
BSI-MCG構造において本質的に問題となるクロストークの解析と対策について検討が進んだ．また，提案センサ構造における時間分解能の制限要因を整理し，到達可能な時間分解能について理論的な解析が進んだ．センサチップ設計や3D積層化設計についても進んでいる．
|
| 今後の研究の推進方策 |
１．センサチップ設計と評価：テストチップの設計，試作および評価を進める．評価実験のために，センサボードや計測装置等の準備が必要であるが，現有設備の利用も検討しながら効率よく進める．
２．集光技術開発：画素中心部で受光することが時間分解能向上に有利であることが分かっている．画素上のマイクロレンズである程度絞った入射光を，ライトガイドで効率的に画素中心に導くために，シリコンに任意の角度の斜め穿孔を行う技術および表面処理技術の研究を行う．
３．高速ドライバ回路および3D積層化設計：ドライバ回路を低電圧化および設計の改善により高速化する．また，センサチップとの3D積層化設計を行う．
|
