研究課題
平成３０年度は以下の研究を行った：(1) 低電力モードの研究：本研究では Big ユニットを停止する低電力モードについて，その制御方式をシミュレータを用いた解析と評価により研究し，消費電力のさらなる削減を実現する．平成２８年度までに小性能差領域の解析を行い，低電力モードへの遷移を細粒度に行う場合のプロセッサやプログラムの振る舞いについて多くの知見を得た．ここで得られた知見に基づいて平成２９年度からは実際の制御方式やアーキテクチャの提案を行いつつ論文投稿を続けており，平成３０年度も引き続き研究成果に関する論文の投稿を行った．(2) LSI 試作による有効性の実証：事実上唯一使用できる既存の電力シミュレータには問題があり，提案アーキテクチャの消費電力削減量を大幅に過小評価してしまう．このため，本研究では実際に LSI を試作し，提案アーキテクチャの有効性を実証する．平成３０年度はそれまでに引き続き SystemVerilog 言語を用いて，提案アーキテクチャのベースとなるプロセッサの設計・実装を行った．平成２９年度までに RISC-V 命令セットによるアウト・オブ・オーダ・スーパスカラ・プロセッサの基本的な実装と性能ボトルネックを解消するための実装を行ってきたが，平成３０年度は特に，さまざまなベンチマークを実際に動かすためのシステムコール関連機能などの実装を進めた．この結果，組み込み OS の Zepher によるアプリケーションを実際に起動することができるようになった．また，これらに加え，性能の検証などで使用するプロセッサ・シミュレータについても機能の拡張を行い，RISC-V 命令セットのほぼ完全なサポートと SPECCPU 2017 ベンチマークの完全動作を実現した．
2: おおむね順調に進展している
下記の理由により，研究はおおむね順調に進展していると考える：・「研究実績の概要」で述べたように，平成３０年度までに行った研究の結果，新しい制御方式やアーキテクチャを提案し，論文投稿を行った．なお，これらの一部は既に著名な国際会議にて採録されている．・本研究において評価に用いるスーパスカラ・プロセッサについては研究開始時と比べて大幅に実装が進んでおり，大幅な性能向上の達成と，組み込み OS によるアプリケーションのブートを達成している．
提案する制御方式については現在論文投稿を行っているところである．この方式では非常に良好な結果を得ており，トップ・カンファレンスへの採択を目指して引き続き研究・論文投稿を進める予定である．また，LSI 試作についても，評価に用いるスーパスカラ・プロセッサの実装を継続し，本年度に実際の試作を行う予定である．また，この試作等を通じて得た知見を元に，プロセッサの電力評価に使用するメモリ・シミュレータを開発しており，これに関しても研究成果の投稿を行う予定である．
すべて 2018
すべて 雑誌論文 (1件) (うち査読あり 1件) 学会発表 (4件) (うち国際学会 2件)
Journal of Information Processing
巻: 26 ページ: 696～705
DOI: 10.2197/ipsjjip.26.696
