|
平成２９年度は，申請者の研究計画に記したテーマB：初期参照ミス削減手法の検討，テーマD：FPGAを用いたハードウェアシミュレーションに関する研究に従事した．当初の計画では，平成２９年度は本研究におけるテーマC：最適なキャッシュ配置の検討とテーマDに関する研究を行う予定であったが，前年度に実施したテーマBにおいて，期待を上回る研究成果が上げられており，なおかつ更なる研究内容の発展が見込めたことから，計画を変更し，研究を実施した．
本研究成果の学術的価値として，これまでのルータは通信データが到着してから処理を開始するイベントドリブンなパケット処理しかできなかったが，申請者の提案するキャッシュ機構を組み込むことで，あらかじめ到着するパケットとその処理結果を予測，推定し，キャッシュに保存しておくことでパケット処理を投機的に実行することが可能となった．本研究では，キャッシュにより処理できないパケットの内（全パケットの30%程度）平均15%がこのようなパケット予測により処理可能となることを示している．更に，平成２９年度は申請者の提案するキャッシュ機構と本パケット予測処理機構をテーマDに基づきハードウェア記述言語で実装し，ハードウェア実装した際の回路面積や消費電力等といった実用に関する評価を詳細に行った．
平成２９年度におけるこれらの研究成果は計算機アーキテクチャ系のトップカンファレンスである2018 55th ACM/EDAC/IEEE Design Automation Conference (DAC 2018，採択率158/747＝21%）に採択されており，平成３０年度に発表予定である．
|
