研究課題
平成29年度は，提案設計手法の耐タンパー性暗号ハードウェアを設計するための拡張と，提案設計手法を用いた高効率暗号ハードウェアの設計を行った．まず，本年度は，これまでに提案してきた耐タンパー性ガロア体乗算器の自動合成システムの拡張を行った．従来システムでは乗算器しか合成できなかったのに対し，本拡張によりガロア体上の任意の関数を入力可能とした．加えて，入力変数の分割数を選択可能とすることにより，より小型な耐タンパー性ガロア体算術演算回路の合成を可能とした．以上の拡張により，提案システムはより多様かつ実用的な暗号ハードウェアの設計が可能である．さらに，提案システムの有用性を示すために，提案システムを用いた耐タンパー性暗号ハードウェア設計を示した．国際標準の暗号方式であるAESに着目し，耐タンパー性AES暗号ハードウェアの大部分を構成する耐タンパー性ガロア体逆元演算回路を提案手法を用いて設計した．その結果，同レベルの耐タンパー性を有する既存手法に対し，設計した逆元演算回路は約25％小型かつ高効率であることを確認した．次に，提案手法を応用した高効率暗号ハードウェアの設計では，まず，これまでに設計した冗長ガロア体算術に基づく高効率ガロア体逆元演算回路のさらなる最適化を行った．内部の演算を圧縮する新たな最適化と，ガロア体表現変換行列の最適化により，AES暗復号を世界で最も高効率に実現することを可能とした．さらに，提案手法を用いた耐タンパー性AES暗号ハードウェアアーキテクチャの設計を示した．上記のガロア体算術演算回路の最適化に加え，アーキテクチャ全体に数式変換に基づく最適化を適用することにより，設計したハードウェアアーキテクチャは従来手法よりも小型かつ約25％低遅延を達成した．
29年度が最終年度であるため、記入しない。
サーバーの故障により現在サービス停止中．
すべて 2018 2017 その他
すべて 雑誌論文 (10件) (うち査読あり 10件) 学会発表 (8件) (うち国際学会 1件、 招待講演 1件) 備考 (1件)
Constructive Side-Channel Analysis and Secure Design (COSADE)
巻: - ページ: -
IEEE 48th International Symposium on Multiple-Valued Logic (ISMVL 2018)
IEEE the 48th International Symposium on Multiple-Valued Logic (ISMVL 2018)
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
巻: E100-A ページ: 1396--1408
10.1587/transfun.E100.A.1396
IEICE Transactions on Information and Systems
巻: E100-D ページ: 1603--1610
10.1587/transinf.2016LOP0010
Journal of Cryptographic Engineering
巻: - ページ: 1--13
10.1007/s13389-018-187-8
巻: - ページ: 50--64
10.1007/978-3-319-64647-3_4
巻: - ページ: 248--263
10.1007/978-3-319-64647-3_15
IEEE EuroS&P Workshops on Security for Embedded and Mobile Systems
巻: - ページ: 113--121
10.1109/EuroSPW.2017.60
IEEE 47th International Symposium on Multiple-Valued Logic (ISMVL 2017)
巻: - ページ: 136--141
10.1109/ISMVL.2017.35
http://www.aoki.ecei.tohoku.ac.jp/arith/
