| 研究課題/領域番号 |
16K00074
|
|---|
| 研究機関 | 愛媛大学 |
|---|
研究代表者 |
高橋 寛 愛媛大学, 理工学研究科(工学系), 教授 (80226878)
|
|---|
| 研究分担者 |
大竹 哲史 大分大学, 理工学部, 教授 (20314528)
樋上 喜信 愛媛大学, 理工学研究科(工学系), 教授 (40304654)
王 森レイ 愛媛大学, 理工学研究科(工学系), 講師 (90735581)
|
|---|
| 研究期間 (年度) |
2016-04-01 – 2019-03-31
|
| キーワード | 組込み自己診断法 / 機能安全 / LSIのテスト / 組込み自己テスト |
|---|
| 研究実績の概要 |
先進運転支援システムにおける機能安全規格準拠したシステムを構成するためには，その構成要素である集積回路の組込み自己診断技術の開発が喫緊の課題である．本研究では，パワーオン時や待機時の組込み自己テストに適用するマルチサイクルテストの故障検出率向上化法，および組込み自己診断機構を提案する．本研究の成果を以下に示す。
１）パワーオン時の組込み自己テストに適用するマルチサイクルテストにおける故障検出率を向上するためのテスト容易化設計を開発した。具体的には，故障検出強化フリップフロップによる中間観測を導入したマルチサイクルテスト法を提案した。商用車載コンピュータ（ゲート数2.7M）に対する評価実験結果から，通常のスキャンテストに対してマルチサイクルテストを実行することによって2.8倍のテストパターンの圧縮が可能となることがわかった．
２）フィールドでの劣化による遅延故障箇所の特定を指向した組込み自己故障診断（BISD）機構を開発した。提案機構は事前に生成した期待署名をメモリに持つことなく，動的に期待署名を生成しながら遅延故障診断テストを行う．提案したBISD 機構では通常 のクロック (実速度クロック) よりも遅いクロック (低速度クロック) を用いて期待署名の自己生成を行い，実速度クロックを用いて遅延故障診断テストを行う。実験ではベンチマーク回路に対して提案 BISD 機構を適用し，面積オーバヘッドを評価した。
３）パワーオンセルフテストの実行時間短縮のためのテスト集合分割法を提案した．また，組込み自己診断の高精度化のために組込み自己診断向けの診断用テストパターンの生成法を提案した。
４）配線における半断線故障の検出能力の向上化のために，機械学習の手法（マハラノビクス距離，SVM）を利用した半断線故障の識別法を提案した。
５）次世代のメモリコンピューティングデバイスのテスト法を提案した。
|
