| 研究課題/領域番号 |
16K00082
|
|---|
| 研究機関 | 高知工科大学 |
|---|
研究代表者 |
岩田 誠 高知工科大学, 情報学群, 教授 (60232683)
|
|---|
| 研究期間 (年度) |
2016-04-01 – 2020-03-31
|
| キーワード | 計算機アーキテクチャ / 無線通信 / セルフタイム回路 / 実時間処理 |
|---|
| 研究実績の概要 |
本研究は、ヘテロジニアス無線通信ネットワークにおける異種・異速度の複数の無線信号系列を多重に処理可能なストリーム信号処理プロセッサの構成法を明らかにするために、マルチユーザMIMOによるマルチモード受信機を想定し、変復調、誤り訂正、MACを対象に、（１）パイプライン並列アルゴリズム、（２）それらを多重に処理可能なストリーム信号処理アーキテクチャ、および、（３）それを構成する高機能メモリ機構と専用エンジンを省電力STP回路により実現することを目的としている。
昨年度までに、各共通処理のストリーム駆動プログラムのシミュレーション環境の構築、ならびに、実時間多重処理タスクスケジュールが可能なハードウェアスケジューラを検討した。本年度は、このハードウェアスケジューラを搭載したコアをマルチコア化するための検討を進めた。マルチコア化のために、単一コア用スケジューリングアルゴリズムをEDFからLSTへ変更し、コア間接続網の各スイッチに自律的に緩やかなLSTスケジューリングが可能な回路を搭載する方式を考案し、65nmCMOSライブラリを用いて設計した回路の合成後シミュレーションと自作アーキテクチャシミュレータを併用して評価した。評価の結果、一般的なグローバルスケジューリングでは、コア数の増加に伴ってスケーラブルな性能が得られないが、提案方式では、コア数が増加してもスケジューラビリティを高く維持できることを確認した。さらに、この傾向は、スケジューリングアルゴリズムの精密化/複雑化に応じて、そのオーバヘッドの影響が大きくなり、顕著になることも確認した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
研究期間内に予定していたアーキテクチャ検討、論理レベルの回路設計、シミュレーション評価については、おおむね完了しているが、LSIチップ試作による評価には至っていない。
|
| 今後の研究の推進方策 |
本研究で考案したマルチコア構成向きハードウェアスケジューラの評価方法として、当初予定していたLSIチップ試作に代えて、FPGA実装へ変更して、各種実験的評価を実施する予定である。
|
| 次年度使用額が生じた理由 |
本年度LSIチップの試作を予定していたが、業務多忙につき、実施できなかった。次年度は、LSI試作評価に代えて、FPGA実装による評価へ変更して、最終評価を実施する予定である。
|
