| 研究課題/領域番号 |
16K00179
|
|---|
| 研究機関 | 北星学園大学 |
|---|
研究代表者 |
佐藤 友暁 北星学園大学, 経済学部, 教授 (00336992)
|
|---|
| 研究期間 (年度) |
2016-04-01 – 2019-03-31
|
| キーワード | ウェーブパイプライン / ファインチューニング自動化 / IPS / パケット収集 |
|---|
| 研究実績の概要 |
本研究の目的は，バッテリで長時間駆動が求められるスマートフォンやタブレットPCにおいて情報漏洩やコンピュータウイルス等からの被害を防ぐことです。この研究目的を達成するために必要な高スループットかつ低消費電力において高精度でこれらの問題を検知し，防御するためのプロセッサを開発する必要があります。本研究では，RTLレベルで設計が可能である再構成可能なプロセッサのさらなる高スループット化かつ低消費電力処理を達成するために，以下について取り組みました。
(1)研究代表者が提案したASIC-FPGA協調設計によって開発されたファイアウォールの評価を行いました。この結果，FPGAのみで設計されたファイアウォールのスループットを大幅に上回る384Gbpsで処理可能であることが明らかになりました。(2)研究代表者の研究機関の移動に伴い，プロセッサの開発環境の整備を新たに行いました。現在の研究機関においてもプロセッサの設計およびチップ設計を行えるようになりました。(3)ウェーブパイプラインの自動化設計に有益なな経路解析ツールの開発を行いました。
加えて，アルゴリズムレベルで情報漏えいを防ぐために，今日のネットワーク環境やパケットを観測し，問題点および解決策を明らかにしました，具体的には，以下について取り組みました。
(4)国内外の出張先においても，モバイル通信システム，公衆無線LANサービスにおけるセキュリティの状況について調査を行いました。(5) Social Networking Service (SNS)アカウントを使用した公衆無線LAN認証システムの問題点を明らかにし，その問題の解決方法を提案しました。
これまでの成果は，査読付き論文および国際会議論文として公表を行いました。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
研究機関の異動に伴い，新たにプロセッサおよびチップ設計環境の構築が必要になりました。新しい環境におけるネットワーク構成等に対応するための設定が必要になり，この設定にCかなりの時間を要した結果，CADの環境整備にかなりの時間を要した。この結果，本年度に実施予定であったチップ設計がおこなうことができませんでした。一方で，ファインチューニングの自動化設計に有益な経路解析ツールの開発が行えたため，「やや遅れている」と判断しております。
|
| 今後の研究の推進方策 |
IPSプロセッサのチップ化および標的型攻撃防御システムの開発を行います。
|
| 次年度使用額が生じた理由 |
本年度に予定していたチップ設計が行えなかったためです。
チップ設計およびチップ化およびそれらの成果発表のための旅費に使用します。
|
