研究課題/領域番号 |
16K00179
|
研究機関 | 北星学園大学 |
研究代表者 |
佐藤 友暁 北星学園大学, 経済学部, 教授 (00336992)
|
研究期間 (年度) |
2016-04-01 – 2020-03-31
|
キーワード | RTL / ファインチューニング / 機械学習 / 標的型攻撃 |
研究実績の概要 |
本研究の目的は,バッテリで長時間駆動が求められるスマートフォンやタブレットPCにおいて情報漏洩やコンピュータウイルス等からの被害を防ぐことです。この研究目的を達成するために必要な高スループットかつ低消費電力において高精度でこれらの問題を検知し,防御するためのプロセッサを開発する必要があります。加えて高精度でこれらの検知を行うために,最新の技術の導入を検討する必要があります。本研究では,RTLレベルで設計が可能である再構成可能なプロセッサのさらなる高スループット化かつ低消費電力処理の達成と標的型攻撃に対応するために,以下について取り組みました。 (1)さらなる高速・低消費電力化を実現するために,ウェーブパイプライン化回路の性能を向上させる必要があります。ウェーブパイプライン手法の性能向上のための手法としてファインチューニングがありますが,これまでFPGAのような再構成可能なデバイス上での実現は本研究のみです。本研究ではさらに再構成可能なデバイスの特徴を生かしファインチューニングの自動化を提案しました。そのために必要な経路解析ツールの開発を行いました。 (2)今日,標的型攻撃の検知は機械学習が使用されています。機械学習の処理についても高速・低消費電力化が不可欠です。本研究ではこれまで開発してきたRTLレベルで開発可能なFPGAの適用が有益であることを提案しました。 (3)国内外の出張先においても,モバイル通信システム,公衆無線LANサービスにおけるセキュリティの状況について調査を行いました これまでの成果は,国際会議論文として公表を行いました。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
4: 遅れている
理由
本研究の計画段階では,標的型攻撃の検知するために再構成可能なハードウエアの特徴を生かしたサンドボックスを開発することでした。しかし,今日の研究においては,機械学習にて標的型攻撃の検知のほうが検知率とハードウェアコストの観点で有効であり,本研究においてもそのように変更を行ったためです。
|
今後の研究の推進方策 |
今後の研究では,自動化ファインチューニング機能を搭載したFPGAの開発と評価を行います。
|
次年度使用額が生じた理由 |
プロセッサの開発と評価を次年度に実施するため。主な使用用途は開発のための費用及び評価のための費用と成果発表とそのための打ち合わせ旅費に使用します。
|