研究課題/領域番号 |
16K00186
|
研究機関 | 岡山大学 |
研究代表者 |
五百旗頭 健吾 岡山大学, 自然科学研究科, 助教 (10420499)
|
研究期間 (年度) |
2016-04-01 – 2019-03-31
|
キーワード | 情報セキュリティ / 暗号 / セキュリティ評価 / 耐タンパー性 / 等価回路モデル |
研究実績の概要 |
まず、設計情報であるVerilogデータから暗号回路のスイッチング電流を同定する準備として、シンプルな論理回路のVerilogデータを作成し、スイッチング電流波形をシミュレーションする方法を検討した。その結果、FPGA開発ソフトウェアを用いた消費電力解析によりスイッチング電流を同定する可能性を確認した。 次に、サイドチャネル波形の信号対雑音比(SNR)を設計指標とする設計法の確立を目的として、サイドチャネル波形のSNR測定法を検討した。暗号モジュールの設計者は任意の平文を選択可能であるとの仮定に基づき、同一平文を暗号化した時のサイドチャネル波形の平均化処理を利用して信号成分とノイズ成分を分離測定する手法を提案した。そして提案法によりサイドチャネル波形のSNRを精度よく測定可能であることを実測に基づき示した。 また、設計情報から等価回路モデルを同定する際に、サイドチャネル攻撃予測を精度よく実現するために重要となる回路部が分かっていると効率的にモデル同定できる。そこで、サイドチャネル情報漏洩強度が異なるAES暗号回路をFPGAに実装し、それらの回路の情報漏洩特性を分析し、サブ回路部ごとの情報漏洩特性を調べた。その結果、暗号処理の中間値を格納するレジスタとその後段回路が情報漏洩特性に寄与していることが分かった。したがって、それらの回路部のモデル化が重要と分かった。 以上の結果より、サイドチャネル情報漏洩に寄与する回路部と寄与しない回路部に分けてスイッチング電流を同定し、暗号回路のSNRを算出することによりサイドチャネル攻撃耐性を予測可能との見込みを得た。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
初年度に計画していたVerilogデータに基づくスイッチング電流の同定は、評価対象である暗号回路のFPGA実装の準備に時間がかかったため、フリップフロップのみで構成した一般的な論理回路を用いた検討のみを実施した。一方で、2年目以降に実施予定であったサイドチャネル攻撃に対する安全性評価手法を検討し、その方向性を得ることができた。よって、全体としては概ね順調に進んでいる。
|
今後の研究の推進方策 |
平成29年度は、まずFPGA実装したAES回路のVerilogデータよりスイッチング電流を同定し、その検証を実施する。また、サブ回路ごとにスイッチング電流を同定し、サイドチャネル情報漏洩に寄与している回路部と寄与しない回路部の電流に分離することで、サイドチャネル波形としてのSNRを算出する。次に、暗号モジュールの等価回路を電磁界シミュレーションにより同定し、実測したインピーダンス特性との比較により等価回路の精度を検証する。 平成30年度は、これらのスイッチング電流と等価回路を組み合わせ、暗号モジュールから漏洩するサイドチャネル波形を予測する。
|
次年度使用額が生じた理由 |
各費目において、予算計上した金額と実際の金額に差が発生したため。
|
次年度使用額の使用計画 |
実験用の消耗品購入に充てる。
|