暗号回路のサイドチャネル攻撃(SCA)耐性をICの設計情報から予測する手法を開発した。FPGA実装されたAES回路のSCA耐性予測結果は実測と精度よく一致した。次に、SCA耐性設計手法の確立に向けて、サイドチャネル情報漏洩(SCIL)強度を漏洩波形のSNRを変数として表す理論式を実験により検証し、その有効性を確認した。さらにAES回路のSCIL帯域を導出し、実験結果との一致を確認した。これにより漏洩波形のSNRとFPGA電源系回路の等価回路に基づくSCA耐性設計手法開発の見通しを得た。最後に、SCA手法を応用した電磁妨害波源推定法を開発し、各妨害波源に起因する妨害波強度を精度よく推定した。
|