| 研究課題/領域番号 |
16K00340
|
|---|
| 研究機関 | 東北大学 |
|---|
研究代表者 |
堀尾 喜彦 東北大学, 電気通信研究所, 教授 (60199544)
|
|---|
| 研究期間 (年度) |
2016-04-01 – 2019-03-31
|
| キーワード | 脳型コンピュータ / 身体性 / ニューラルネットワーク / 自己 / 集積回路 / 意識 / ソフトコンピューティング |
|---|
| 研究実績の概要 |
身体性の導入によって可能となる、積極的かつ能動的な「自己」と外部対象との相互作用によりその能力が向上する、新しい脳型コンピュータパラダイム「脳・身体総合体コンピューティング」を実現するための第一歩として、構成要素の中で最も重要と考えられる「中核自己システム」の構成法を提案し、これをアナログ集積回路を核としたシステムとして実装することを目的とする。本年度は、まず脳の無意識過程に注目し、無意識過程を司る大脳辺縁系以下の脳部位についての検討を通し、以下の3つのモデル基盤について検討した。
１．基準内部状態をロバストに表現するニューラルネットワークモデル：ニューロンモデルは、積分発火型モデルを拡張したクラス２モデルとし、情報は、発火パルス間隔や列間相関に埋め込むこととした。また、脳の深部の構造を考慮してネットワーク構造を決定することとした。また、高次元ダイナミクスを含むリザバーネットワークについても検討した。
２． 対象に依存したニューラルパターンを生成するネットワークモデル：入力に対するバラエティ豊富なパターンの迅速な生成を行うため、カオス的遍歴状態を基底状態とし、低次元の疑アトラクタを各入力対象に対応させた。ここでは、スパイク間隔にカオスを伴う時間領域カオスニューロンモデルを想定した。
３．対象の影響による自身の内部状態の変化により、対象と自己との関係を表現するニューラルネットワークモデル：ネットワークは、対象によるニューラルパターンによりその基準内部状態が変化するネットワーク、その変化を抽出するネットワーク、変化に対応したパターンを生成するネットワーク、の3階層構造とした。この際、積分発火型をベースとした拡張ニューロンモデル、積分発火型ニューロンモデル、および、時間領域カオスニューロンモデルを、それぞれのネットワークで用いることを検討した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
本年度の当初計画では、中核自己システムを実装するために必要な3つのニューラルネットワークモデルの提案を行うこととなっていた。
これについては、当初の計画通り、１．基準内部状態をロバストに表現するニューラルネットワークモデル、２．対象に依存したニューラルパターンを生成するニューラルネットワークモデル、３．対象の影響による自身の内部状態の変化により、対象と自己との関係を表現するニューラルネットワークモデル、の3つについて基本的な検討を実施した。１．については、当初計画のモデルをさらに拡張する必要性が生じたため、モデルの拡張を行った。さらに、当初計画には無かったリザバーネットワークについても検討を行っている。また、２．については、当初計画通り、高次元カオス力学系のカオス的遍歴を応用したネットワークの基礎的な枠組みを検討した。これに加え、ノイズや不確定性を活用する複雑工学システムの設計論を応用して、より高性能なハードウェアを効率的に設計する手法を取り入れた。さらに、３．については、安定性と鋭敏性を併せ持つネットワークについて基礎的な考察を行うことができた。
しかし、近年の脳科学の発展により得られた脳の高次機能についての最新の成果をより多く取り入れるための検討に多くの時間を費やしたため、具体的な数理モデルの最終決定までには至っていない。
一方で、当初計画には無かったが、不揮発でありながら容易にそのコンダクタンスが変更できるため、学習シナプス素子として注目されはじめた、最新のナノデバイスであるスピントロニクスデバイスを使用して、実際に連想記憶ネットワークハードウェアを構築し、世界で初めてその有効性を確認することに成功しており、ハードウェア技術としては、当初計画より格段に進展している。
|
| 今後の研究の推進方策 |
研究はおおむね順調に進んでおり、今後も当初計画に従って以下のように研究を遂行する。
まず、本年度検討した3種類のニューラルネットワークについての詳細を固める。その後、それら3つのサブシステム間のパルス伝送方式を提案する。次に、提案したニューロンモデルのプロトタイプチップをROHM 180 nm CMOSプロセスを用いて試作する。この際、小型で省電力なサブスレッショルド領域のアナログ回路を用いる。
さらに、結合重み可変ネットワークを構成するためのシナプス回路を、ROHM 180 nm CMOSプロセスにて集積回路化する。結合重みメモリの実装は、まずは現実的なSRAMとDACによる中解像度のメモリ回路を用いるが、本年度有効性を確認した、最新のスピントロニクスデバイスの使用についても積極的に検討する。
次に、これらの試作結果を基に、システム全体の実装と評価を行う。この際、まず、プロトタイプICを拡張して中核自己システムを構成するサブシステムを集積回路化する。さらに、これらのICと開発した非同期パルス伝送方式により、システム全体を実装し、製作したシステムを評価する。
近年、脳科学の進展が目覚ましく、脳の高次機能や無意識過程についての新しい知見が見出されている。特に、脳幹から大脳辺縁系に至る部位についての知見は、本研究にとって重要であると思われる。そこで、本研究を遂行するに当たり、これらの知見を積極的に取り入れることとする。
|
