| 研究課題/領域番号 |
16K00344
|
|---|
| 研究機関 | 関西大学 |
|---|
研究代表者 |
肥川 宏臣 関西大学, システム理工学部, 教授 (10244154)
|
|---|
| 研究期間 (年度) |
2016-04-01 – 2019-03-31
|
| キーワード | ハードウェア自己組織化マップ / 学習アルゴリズム / 周波数変調パルス |
|---|
| 研究実績の概要 |
2017年度は，2016年度に開発を行った自己組織化マップ（Self Organizing Map: SOM）を直接電子回路で実行するハードウェアSOMの回路改良と大規模化，新しいSOM学習アルゴリズムの検討，そして，SOMの応用としてダイナミックジェスチャ認識に関する研究を行った．
生物学的な脳はパルス信号により情報伝達を行っているが，これを模倣したパルス信号を用いたハードウェアSOMの開発を昨年度行ったが，これは16個のニューロンを用いた小規模のSOMでの動作確認しかできていなかった．2017年度は，ニューロン数の増加で問題となっていた回路の見直しを行い，256個のニューロンを持つ大規模SOMについて正しく動作することを確認した．これにより，提案する回路の拡張性が確かめられ，より大規模なSOMも実現可能であることが示された．ニューロン数はSOMの特性を決める重要な要素であり，大規模化は今後のSOMの応用性を広げることができる．これに加えて，2017年度は近傍関数回路の改良により動作速度を向上させることができた．
人間は未知の事象に強い関心を持つ性質（好奇心）がある．これに類似した性質を用いた SOMの学習アルゴリズムの開発を行った．従来のSOMでは決められた時間内に学習を終了するが，提案手法により生物学的脳のように外部からの入力の変化に対応して学習を続けるSOM を実現できることが確認できた．今後は，この学習アルゴリズムを上記ハードウェアSOMに組込む計画である．
開発中のハードウェアSOMの将来的な応用として指文字認識の研究を行ってきたが，これをダイナミックジェスチャ認識へ拡張・改良を行った．ソフトウェアシミュレーションにより，高い認識率が得られることを確認した．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
2016年度に開発した要素技術により，2017年度は，パルス信号を用いた生物学的脳を模倣したハードウェアSOMの開発をほぼ予定通りに終了した．2016年度の段階ではニューロン数を増やすと動作が不安定になる問題があったが，回路を改良することで大規模なハードウェアSOMを実装することができた．実装実験では，プログラム可能な集積回路である Field Programmable Gate Array（FPGA）を用いた実験を行い，ニューロン数を容易に増やすことができることを示した．また，SOMの学習に必須の近傍関数をガウス関数型から三角型の関数とすることで動作速度の改善を行った．ここまでに得られたハードウェアSOMについての成果を国際会議（IEEE ISCAS 2018 - 2018年5月発表予定）に投稿し採録されている．これを今後のハードウェア開発のベースとして使用する予定である．
これと並行して人間の好奇心を模倣したSOMの学習アルゴリズムの動作確認を行った．このアルゴリズムを用いることで，SOMが人間のように様々な事象を連続的に学習することをソフトウェアシミュレーションにより確認した．この研究成果についても国際会議（NOLTA 2017）で成果発表を行った．
これらは当初の計画通りに進捗している．また，2016年度に行ったSOMの応用に関する研究成果（指文字認識用SOMのオフチップ学習，グループSOMを用いた位置認識（印刷中））が2件，電子情報通信学会に採録された．研究計画の研究成果の社会・国民への発信についても計画通り進んでいると考えられる．
|
| 今後の研究の推進方策 |
2017年度でほぼ完成したハードウェアSOMに2017年度に動作確認を行った好奇心を模倣した学習アルゴリズムを追加し，外部入力に対して柔軟に連続的に学習を行う生物学的脳のように動作するハードウェアSOMの開発を行う．ただ，現状の新しい学習アルゴリズムは数値計算により行っているためハードウェア化には向いていない．直接数値演算をハードウェア化すると回路が非常に複雑になるため，SOM本体のパルス信号による動作を利用し回路規模が小さくなる実装を目指す．必要なら，現状のハードウェアSOMの動作を見直しSOM本体の回路構成の変更を行う．
また現状の回路ではSOMの勝者検索回路にスリーステート信号を用いた勝者検索を行っている．しかし，現状のFPGAではこのスリーステート信号が足りないため，この信号は巨大なAND回路として実装され，回路規模の増加と動作速度の低下を引き起こしていると考えられる．これを解決するために，比較的小規模のFPGAを複数接続したFPGAプラットフォームを構築する．FPGAの出力ピンはスリーステートの設定が可能なので，上記の問題を解決できる．
これと並行して，ハードウェアSOMに含まれるニューロン数のさらなる増加を目指す．最終的には1024個のニューロンを持つSOMの開発を計画しているが，ニューロン数を1024個まで拡張すると単一のFPGAでは実装できない．上記複数FPGAシステムを使用することで，大規模SOMの実装も可能となる．
そして，引き続き積極的に学会，論文発表を通じて社会へ研究成果の発信を行っていく．
|
| 次年度使用額が生じた理由 |
2017年度に実施したハードウェアSOMの実験を現有するFPGAプロトタイプシステムにより行うことができたので新規のFPGAボードを購入しなかった．そのため，次年度使用額が生じた．研究推進方策で述べたように，2018年度には複数のFPGAを用いた実験用プラットフォームを開発するが，次年度使用となった予算はこのFPGAの購入に当てる．
|
