| 研究実績の概要 |
本研究の主な目標は、コスト削減のために0.18μm CMOSプロセスを用いて準ミリ波帯のフロントエンドの開発であり、H30年度は、0.18μm CMOSプロセスの基板内Defected Ground Structure (DGS)のQ値を更に改善手法を提案し、それらを用いて超低位相雑音を有する共振器の新たな設計論を提案した。詳細は以下のとおりである。
① DGSと言われる欠陥をシリコン基板の帰路面に導入することによってインダクタや配線等のQ値の改善手法を提案した。DGSの等価的なLとCは、その欠陥のサイズやパターンに依存するため、伝送線路と組み合わせて電磁波の伝搬特性を制御することができる。シリコン基板内に新たなDGSを提案し、そのDGSで実現した仮想Lを用いて-111dBc/Hzの位相雑音を有する準ミリ波帯発振器を開発し、最新の発表データに比較して6dBc/Hzの改善が実現できた。
② 提案のDGSで実現するLは、従来のスパイラルLに比べて寄生容量が小さい。これに伴い、高い自己共振周波数のLが実現できるため、スパイラルLで実現が困難であった準ミリ波帯以降の発振器の開発ができることを示した。
③ 並列共振特性を持つ共振器の共振周波数の低域側、高域側または両側に新たに直列共振特性を付加することにより、並列共振周波数におけるサセプタンス・スロープ・パラメータが急峻となる。提案の手法によりDGS共振器の並列共振周波数の近傍に直列共振特性を付加することにより、アクティブQ値を増加し、発振器の位相雑音を更に低減できることが分かった。
④ PA, 位相器、アンテナ、オンチップパワコンバイナの新たな設計論を提案し、実際のチップの測定結果と比較することに伴い、その有効性を確認した。
|
