| 研究課題/領域番号 |
16K06311
|
|---|
| 研究機関 | 東北学院大学 |
|---|
研究代表者 |
原 明人 東北学院大学, 工学部, 教授 (20417398)
|
|---|
| 研究期間 (年度) |
2016-04-01 – 2019-03-31
|
| キーワード | 薄膜トランジスタ / 四端子 / ダブルゲート / poly-Si TFT / poly-Ge TFT / CMOS / ガラス |
|---|
| 研究実績の概要 |
微細化に依存せずに高性能かつ高機能な多結晶シリコン(poly-Si)薄膜トランジスタ(TFT)をガラス上に実現する手法として、自己整合四端子(4T)平面型メタルダブルゲート低温poly-Si TFTを報告している。このTFTはメタルトップゲート(TG)とメタルボトムゲート(BG)から成るダブルゲート構造を有しており、一方のゲートを制御ゲートとして用いることで閾値電圧(Vth)の制御が可能である。この4T poly-Si TFTのVth制御機能を利用してガラス上に高性能なCMOSインバータを作成し、電源電圧Vdd = 1.0 Vにおいてhighからlowへの遷移が中間点Vdd/2（＝0.5 V）で起こる良好なインバータ特性を実現した。
ゲルマニウム（Ge）はSiと比較して優れた電気特性を有するために次世代のMOSFETとして期待されている。さらにSiよりも低温プロセスが可能なことから、ガラスやプラスチック上のTFT、さらに3D-LSI用のTFTとして注目されている。一般にpoly-Ge薄膜は強いp型を示すためオフ電流が高い。ガラスやプラスチック上にpoly-Ge TFTを展開するためには、この問題点を低温・簡単・安価なプロセスで克服しつつ、TFT性能を向上することが要求される。平成28年度はメタルSDを有する自己整合平面型ダブルゲート(DG)ジャンクションレス(JL) p-ch poly-Ge TFTを開発した。TFTは、on/off比2000、移動度19 cm2/Vs を有する。この性能は、上下の電極により効率的に空乏層が形成されることによりリーク電流が低減されたこと、上下の界面にチャネルが形成されたことによりオン電流が増大したこと、加えてSDのメタル化により低抵抗が実現されたことによる。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
4T poly-Si TFTを利用してガラス上に高性能なCMOSインバータを作成し、電源電圧Vdd = 1.0 Vにおいて良好なインバータ特性を実現した。また、メタルSDを有する自己整合平面型DG JL p-ch poly-Ge TFTを開発し、on/off比2000、移動度19 cm2/Vs を実現した。さらに、300℃プロセスでpoly-Ge TFTを形成する技術を開発し、ガラス上に4T poly-Ge TFTを開発した。同時にプラスチックへの展開の検討も開始した。しかし、poly-Ge 薄膜は固相成長により形成されたものであり、本研究助成の目的であるCLCレーザ結晶化によるものではない。
|
| 今後の研究の推進方策 |
High-kを利用した4T poly-Si TFTの高性能化、およびCMOSインバータの作成を目指す。また、プラスチック上にメタルSDを有する自己整合平面型DG JL p-ch poly-Ge TFTおよび4T poly-Ge TFTの形成を目指す。さらに、CLCレーザ結晶化によるpoly-Ge 薄膜形成を目指す。
|
| 次年度使用額が生じた理由 |
Poly-Ge TFTのプロセス開発は予定通りに実験が進行し、更にプラスチックへの展開を試み始めた。この点では予定より大きく進歩し,また新しい展開が見えてきている。これらの研究では、レーザ結晶化ではなく固相成長によるpoly-Ge薄膜を利用した。このため、レーザ結晶化のpoly-Ge薄膜の分析用の費用が余った。しかし、2017年度にレーザ結晶化のpoly-Ge薄膜を使ったTFT開発を進めるため、2017年度に予算を使用する。
|
| 次年度使用額の使用計画 |
2017年度はレーザ結晶化を利用したpoly-Ge薄膜を利用したTFT開発を進める。そのためのpoly-Ge薄膜の分析費用として使用する。
|
