| 研究課題/領域番号 |
16K12417
|
|---|
| 研究機関 | 大阪大学 |
|---|
研究代表者 |
長谷川 亨 大阪大学, 情報科学研究科, 教授 (70576264)
|
|---|
| 研究分担者 |
小泉 佑揮 大阪大学, 情報科学研究科, 助教 (50552072)
|
|---|
| 研究期間 (年度) |
2016-04-01 – 2018-03-31
|
| キーワード | キャッシュアドミッション / 情報セントリックネットワーキング / ソフトウェアルータ |
|---|
| 研究実績の概要 |
ソフトウェアベースのICNルータの高速性と低消費電力の両立を阻む課題を明らかにするため，ICNルータの各処理時間を解析し， ICNルータの各処理時間，具体的にはCPUサイクル数を推定する性能モデルを開発した．本モデルを用いて，高速化を阻む処理として，キャッシュ処理とFIB (Forwarding Information Base)検索処理を抽出するとともに，人気の高いデータパケットだけをキャッシュに蓄積するフィルタアルゴリズムを開発し，ICNルータの高速化の効果を明らかにし，40ギガビット/秒のパケット転送スループットを実現する見通しを得た．具体的な成果は，以下の通りである．
第一に，ICNソフトウェアをPCハードウェアプラットフォーム上で実行し，消費するCPUサイクル数と消費電力を計測することで，パケットの入力レートとキャッシュヒット率からパケット転送速度と消費電力を推定するモデルを開発した．さらに開発したモデルを用いて，既存のキャッシュ処理の課題を明らかにした．
第二に，短時間に連続して到着する人気の高いデータパケットだけを選択して，キャッシュに挿入するフィルタアルゴリズムを設計した．本アルゴリズムとFIFOに基づくキャッシュ置き換えアルゴリズムを組み合わせたキャッシュアルゴリズムに対して、その性能を上記の性能評価のモデルを用いて推定し，40ギガビット/秒のパケット転送スループットを得られる見通しを得た．
第三に，フィルタアルゴリズムとFIFOに基づく置き換えを組みわせたキャッシュアルゴリズムをマルコフ連鎖によりモデル化し，独立マルコフ過程に従って発生した要求パケットに対して，キャッシュ容量が主記憶に搭載可能な数十ギガバイト以下の場合のキャッシュヒット率を求めた．この結果，適切なしきい値を選択することで，LRUに匹敵するキャッシュヒット率を実現できることを明らかにした．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
１年目の目標の，（１）フィルタアルゴリズムを設計すること，（２）フィルタを組み合わせたキャッシュアルゴリズムの性能の理論的解析することを，以下の通り達成している．
（１）フィルタアルゴリズムの設計：直前に受信したh個のデータパケットの内，k回以上受信したパケットだけをキャッシュに挿入するフィルタアルゴリズムを設計し，その性能を詳細に評価することで，40ギガビット/秒のパケット転送スループットを実現する見通しを得た．具体的には，以下の評価を総合することで，パケット転送スループットを推定した．第一に，フィルタアルゴリズムのプロトタイプを実装し，PCハードウェアプラットフォーム上でのCPUサイクル数を計測した．第二に，（２）の研究成果を用いて，主記憶に搭載した32ギガバイトのキャッシュを用いた場合の，キャッシュ処理を含む，ICNのパケット転送処理全体のCPUサイクル数を推定した．この結果，現在の一般的なPCサーバをICNルータのハードウェアプラットフォームとして用いた場合，40ギガビット/秒以上のICNパケット転送スルーップトを達成できることを推定した．特に，人気の無いデータパケットをキャッシュに挿入しないことが，余分な処理を省き，パケット転送スループットの向上に寄与することを明らかにした．
（２）フィルタを組み合わせたキャッシュアルゴリズムの性能の理論的解析：（１）で設計したキャッシュアルゴリズムを、マルコフ連鎖を用いてモデル化し，ライン構造、木構造のトポロジーにおいて，さまざまなキャッシュ容量に対して，データパケットのフィルタの通過率，キャッシュヒット率を理論的に解析した．この結果，既存のLRUなどのキャッシュ置き換えアルゴリズムと同様のヒット率を，1桁少ないキャッシュ容量で達成できることを明らかにした．さらに， 3つのしきい値q，h, kを適正に決定する見通しを得た．
|
| 今後の研究の推進方策 |
本年度は，平成２８年度の研究成果を踏まえて，以下の拡張を実施する．
（１）フィルタを組み合わせたキャッシュアルゴリズムの実装： 平成２８年度に設計したキャッシュアルゴリズムを、マルチコアCPUを搭載したPC上に実装し，40ギガビット/秒の処理速度を達成することを実証する。これまでに，平均1Kバイトのデータパケットに対して，40ギガビット/秒を達成するには、2.4GHzのIntelの8CPUコアのプロセサを用いても，1対の要求・データパケットの処理を，約4000 CPUサイクル以下にする必要があることを明らかにしている。また，1回のハッシュ処理に約230 CPUサイクル必要であることも判明しており，ICNのプロトコル処理の特徴を活用して，フィルタ，CS検索，PIT検索，IB検索におけるハッシュ値の計算回数を最小化する手法を設計する。さらに、複数CPUコアを排他制御することなく動作させることを目的として、異なる要求・データパケットの名前が衝突した際の回復手法を設計する。
（２）フィルタを組み合わせたキャッシュアルゴリズムのシミュレーション：平成２８年度に，データの発生や人気度が定常的であることを仮定して解析したのに対して，近年、要求の人気度が定常的でないことが判明してきている．これに対して，非定常的な人気度やデータパケットの発生過程をモデル化し， 1,000台規模のルータから構成されるISPネットワークを対象としたシミュレーションを実施する。具体的には、大規模ネットワークを対象としたシミュレーションソフトウェアを開発し，ヒストリーキュー長q，カウンタハッシュテーブルの大きさh，しきい値kを解析する．現実的なシミュレーションの結果、平成２８年度に開発したしきい値を決定するガイドラインの有効性を実証するとともに，現実にある様々なネットワークにおけるq、h、kの推奨値を明らかにする．
|
