|
今年度は、ALICE実験のCRUのTPC検出器用のFPGAファームウエア開発をさらに進め、ヒットデータのソーティング、ペデスタルの差し引きとゼロ抑制、コモンモードノイズのフィルタリング、TPCパッドヒットのクラスタリングのアルゴリズム等を実装した。しかし、クラスタリングに関しては、CRUのFPGA(Arria10)におけるロジックリソースの約40%を消費することがわかり、ALICEのオンライン処理からは外さざるを得ないことがわかった。そこで、ALICEではCRUに代わってクラスタリング処理を行うデバイスとして、GPUの検討を行っているが、本研究では、CRUよりも高速なメモリ間のデータ転送が可能な、HBM (high band-width memory)を備えたFPGAボード(Xilinx Alveo U50)によるクラスタリングの検討を行った。そのため、このボードを3台購入し、 HLS(High-Level Syntheses) を用いてクラスタリングロジックを実装した。
本研究課題の締めくくりとして3月16日に研究会「ミニワークショップ: 次世代物理実験に向けた広帯域データ収集・処理システム」（https://indico.iist.nias.ac.jp/event/216/）を行った。そこで、本研究で開発したALICE CRUにおけるFPGAによるデータ圧縮処理技術、新しいFPGAによるCRUよりも高速なデータ処理の可能性、さらにこの技術の応用が期待されるALICE実験のFoCal計画とJ-PARC重イオン計画（J-PARC-HI）におけるオンラインデータ解析の計画について議論を行った。
|
