研究課題/領域番号 |
16K18077
|
研究機関 | 名古屋大学 |
研究代表者 |
出来 真斗 名古屋大学, 未来材料・システム研究所, 助教 (80757386)
|
研究期間 (年度) |
2016-04-01 – 2019-03-31
|
キーワード | 電子工学 / 深い準位 / DLTS / DLOS / 絶縁膜 / 窒化ガリウム |
研究実績の概要 |
窒化ガリウム(GaN)を用いたパワーデバイス分野において、結晶欠陥や残留不純物に起因するデバイスの動作信頼性を低下させる現象が問題となっており、結晶欠陥の起源解明と抑制が必要不可欠である。これまでに半導体膜中や絶縁膜-半導体界面における深い欠陥準位を測定する手法にはDLTS法が広く用いられている。しかしながら、GaNデバイス中における欠陥のエネルギー準位と、その欠陥の起源に関しては完全に明らかになっていないのが現状である。この理由は、DLTS法などの熱でキャリアを発生させる測定手法では、およそ1eVまでのエネルギー深さの準位までしか測定することが出来ず、GaNの広いバンドギャップ全体に渡っての評価が困難であるためである。申請者は前述の問題点を解決するため、既存のDLTS法に加えて、光容量法の一つであるDLOS法を用いることにより、GaN膜中や絶縁膜-AlGaN界面における深い結晶欠陥を定量的に評価することを目的とする。 平成28年度はDLTS・DLOSシステムの構築を行った。DLTS測定は、ホール測定用クライオチャンバーに試料を導入し、静電容量を高速容量メータにより測定した。静電容量はNI製16bitのDAQを用いてD/A変換を行った。測定に用いた試料はnタイプGaN基板上に5μmのエピを有するnタイプGaNショットキーダイオードである。78~430Kにおける測定結果から、Ec-Et=570mVのE3センターを検出し、その密度は5E+14cm^-3であった。 加えてGaN-MISキャパシタを作製し、Hi-Lo法により界面準位密度を測定した。MIS界面の準位密度を低減させるため、ALD装置を用いてアルミナ膜を堆積させ、低界面準位密度のGaN-MISキャパシタの作製を行った。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
平成28年度は、DLTS装置の構築を行い、測定精度の向上、欠陥の検出を行った。用いたクライオはホール測定用のクライオチャンバーであり、縦型GaNショットキーダイオードをプリント基板にマウント後、チャンバーに導入した。用いた試料はnタイプGaN基板上に5μmのエピを有するnタイプGaNショットキーダイオードである。静電容量の過渡応答は高速容量メータ(Boonton 72B)により測定し、NI製16bitのDAQを用いてD/A変換を行い信号を取得した。測定精度を向上させるため、平均化を行いノイズの低減を行った。スペクトルをT1/T2法により準位深さ、密度を見積もった。78~430Kにおける測定結果から、Ec-Et=570mVのE3センターを検出し、その密度は5E+14cm^-3であった。 GaN-MISキャパシタの界面準位に関しては、ショットキーダイオードと同じn-GaNエピ膜に菅製作所製原子層堆積装置(ALD)を用いてアルミナ膜を60nm堆積させた。電極蒸着後、Hi-Lo法を用いて界面準位を測定した結果、1E+11cm^-2・eV^-1と見積もられ、界面準位の少ないMISキャパシタの作製に成功した。 以上の結果から、DLTS測定装置およびGaN-MIS構造における欠陥準位評価の進捗は順調であり、MCTS測定装置の構築、およびMCTS測定の計画を早めることが出来るので、当初の計画以上に進展していると結論する。
|
今後の研究の推進方策 |
平成29年度の研究の推進方策としては、DLTS測定装置に関しては測定精度の向上と測定時間の短縮を行い予定である。具体的には、現在の静電容量メータ(Boonton72B)が非常に高速であり、装置からのノイズが多く、平均化に非常に時間を要している。この問題を解決するため、測定には影響が出ない程度に速度を遅くしたBoonton72Cを購入し、低ノイズ化を図る予定である。加えてクライオにUV-LEDを導入し、MCTS測定を行うことで少数キャリアトラップを測定する予定である。 GaN-MISキャパシタに関しては、絶縁膜/AlGaN/GaN構造を作製し、同様に界面準位評価を行う予定である。 DLTS測定で測定できない更なる深い準位に関してはDLOS法を用いて測定を行う予定である。懸念される課題としては、DLOS法は繰り返し測定に非常に時間がかかるのが欠点である。解決策として低ノイズの容量メータを用いる等して、測定時間の短縮を図る。
|