| 研究概要 |
今年度は研究の初年度にあたり、電子打ち込みデバイスの動作特性を理解しそれを改良する方向性を見いだすツールとしての、シミュレーションソフトウエアの開発に取り組んだ。以前の研究によりすでに明らかにされているように、電子打ち込みを使ったハイブリッドフォトデテクター(HPD)では、打ち込まれる半導体センサー表面の不感層がその性能を大きく左右する。不感層の厚さは打ち込み増幅の電圧依存性の立ち上がりを決めており、それが薄ければ速やかな立ち上がりと低電圧での良好なエネルギー分解能をもたらす事が定性的には理解されている。
今年度開発したツールにおいては、打ち込まれた電子の半導体中での振る舞いを、PENELOPEといわれる低エネルギーの電子と光子の輸送を詳細にシミュレートするパッケージ(J.Sempau, J.M.Fernaandez-Varea, E.Acosta, F.Salvat, Nuclear Instruments and Methods in Physics Research B 207(2003)107-123)を応用して精密にシミュレートすることを目指した。しかしながら単純な不感層の取り扱いでは、打ち込み増幅の立ち上がり特性を完全には再現することができなかった。そこで、不感層の内でのキャリアの伝達効率を、有限の深さにわたって連続的変化するモデルを構築し、シミュレーションに組み込んだ。その結果テストに用いたシングルセルのHPDの立ち上がりは、不感層の実効深さを700ナノメートルとしてやることで、忠実に再現できた。この新しいシミュレーションコードは、与えられた電圧ににおけるシングルフォトン分解能においても、まずまずの再現性を示すことがわかり、今後のデバイスの開発に向けて強力なツールとなることが確認できた。
|
