• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2006 年度 実績報告書

20nm技術LSI用Cu配線材料の研究

研究課題

研究課題/領域番号 17206071
研究機関茨城大学

研究代表者

大貫 仁  茨城大学, 工学部, 教授 (70315612)

研究分担者 友田 陽  茨城大学, 理工学研究科, 教授 (90007782)
篠嶋 妥  茨城大学, 工学部, 助教授 (80187137)
青山 隆  秋田県立大学, システム科学技術学部, 教授 (80363737)
キーワードTEG / Cu配線形成 / 硫酸銅純度 / 平均結晶粒径 / 標準偏差 / 分子動力学法 / ナノスクラッチ試験 / エレクトロマイグレーション
研究概要

本研究のH18年度における課題と成果を以下に示す。
1.配線幅30〜50nmTEG(Test Element Group)作製プロセスの検討と第一次TEG作製
配線幅30〜50mmTEG作製プロセスの検討を行うとともに第一次TEGを作製した。
2.微細溝中におけるCuシード層の結晶粒径制御技術と配線幅30〜50nm溝中へのめっきによるCu膜のボトムアップ成長技術の開発
熱処理により、Cuシード層の結晶粒径を制御しようとしたが、熱処理条件の如何に関わらずボールアップしたため、シード層の粒径制御は困難であるとの結論に至った。しかし、DCめっき法により幅50mm,深さ200nm溝へのCu膜のボトムアップ成長には成功した。30nm溝中へのCu配線形成については検討中。
3.幅30〜50nm配線の長さ方向の縦および横断面におけるCu膜の結晶構造のTEMおよびEBSPによる解析技術の検討
幅50nm配線の長さ方向のTEM観察に成功し、めっき浴条件による平均結晶粒径の変化および粒径の標準偏差を明らかにした。硫酸銅めっき浴を3Nから6Nに高純度化することにより、平均粒径は約6%増加し、標準偏差は28%少なくなることを明らかにした。さらに、配線抵抗率は14%低減することも分かった。
4.分子動力学によるTEG中のCu膜/バリアの引っかき試験のシュミレーション技術の開発
基板上の薄膜のナノスクラッチ試験を分子動力学によりシミュレートし、摩擦係数の最大値が薄膜の剥離を検出できることを実証した。摩擦係数の最大値は異種界面の接合強度と対応した。ナノスクラッチ試験における摩擦係数の最大値を界面の密着強度の評価に利用できることを明らかにした。
5.エレクトロマイグレーション(EM)評価装置の改造と幅80nmCu配線を用いた耐EM性の最適評価条件の確率および幅30nmCu配線の耐EM性の検討
EM評価装置の改造を行い、幅80nm,100nm,140nm配線の耐EM性を評価した。EMの活性化エネルギーはそれぞれ0.64,0.68および0.71eVである。幅30〜50nm配線のEM耐性を評価中である。

  • 研究成果

    (7件)

すべて 2007 2006 その他

すべて 雑誌論文 (6件) 産業財産権 (1件)

  • [雑誌論文] The Development of an Innovative Process of Large Grained and Low Resistivity Cu Wires less than hp45nm ULSI2007

    • 著者名/発表者名
      S.Tashiro, K.P.Khoo, T.Nagano, J.Onuki
    • 雑誌名

      In Proc.IITC(International Interconnect Technology Conference) June (Accepted for Presentation)

  • [雑誌論文] Coatings Adhesion Evaluation by Nanoscratching Simulation Using the Molecular Dynamics Method2007

    • 著者名/発表者名
      T.Akabane, Y.Sasajima, J.Onuki
    • 雑誌名

      Jpn.J.Applied Physics Vol.46 No.5A(Accepted for publication)

  • [雑誌論文] Determination of the Phase-Field Parameters for Computer Simulation of Heat Treatment Process of Ultra Thin Al Film2007

    • 著者名/発表者名
      J.Kageyamal, Y.Sasajima, M.Ichimura, J.Onuki
    • 雑誌名

      Materials Transactions Vol.48 No.8(Accepted for publication)

  • [雑誌論文] Controlling the Resistivity of Fine Line Cu Interconnects2006

    • 著者名/発表者名
      K.P.Khoo, J.Onuki, T.Nagano, Y.Chonan et al.
    • 雑誌名

      Proc. of ADMETA(advanced Metallilzation Coference) 2006

      ページ: 58-59

  • [雑誌論文] Nanoscratching of metallic thin films on silicon substrate : a molecular dynamics study

    • 著者名/発表者名
      T.Akabane, Y.Sasajima, J.Onuki
    • 雑誌名

      J.of Electronic Materials (Accepted for publication)

  • [雑誌論文] Aspect Ratio Dependence of the Resistivity of Fine Line Cu Interconnects

    • 著者名/発表者名
      N.P.Khoo, J.Onuki, T.Nagano, Y.Chonan
    • 雑誌名

      Jpn. J. Appl. Phys. (Accepted for publication)

  • [産業財産権] 半導体集積回路装置及びその製造方法2007

    • 発明者名
      大貫 仁
    • 権利者名
      茨城大学
    • 産業財産権番号
      特願2007-106945
    • 出願年月日
      2007-04-16

URL: 

公開日: 2008-05-08   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi