研究課題
最終的な統合並列シミュレータ構築の第2ステップとして、17年度に開発した2種類の並列シミュレータの改良を行うとともに、統合シミュレータの方式検討を行った。また新たな応用として、最悪性能予測の高速化・並列化も実施した。(1)並列シミュレータ改良:17年度に開発した「並列マルチプロセッサシミュレータ」と「時分割並列MPUシミュレータ」の改良について、後者を重点的に検討した。その結果、分割点でのマシン状態近似の精度・効率向上のために、分岐予測ミス時に投機実行される命令列をフェッチすることと、近似シミュレーションにワークロード最適化を適用することが有効であることが判明し、16ノードでの性能が最大2.1倍に、また平均でも1.3倍に向上した。(2)統合方式検討:最終的な統合方式の有力な方法として、時分割シミュレーションと命令スケジューリング計算の再利用の統合について検討した。この他、複数のアーキテクチャのシミュレーションを並行して行う方式についても検討した。これらの実装等は19年度に実施し、最終的な成果とする。(3)最悪性能予測:並列シミュレーションの新たな応用として、割り込みによって生じる性能劣化の最悪値を高速に求めるためのシミュレータを開発した。単純な方式では9〜10ヶ月を要するシミュレーションを、逐次シミュレーションでも30分以内に大幅短縮し、さらに8ノードの並列化で6倍以上の高速化を達成した。
すべて 2007 2006
すべて 雑誌論文 (10件)
IPSJ Trans. Advanced Computing Systems 48・(ACS18)
Proc. 40th Annual Simulation Symp.
ページ: 247-255
情報処理学会研究報告 2007-ARC-171
ページ: 94-96
情報処理学会研究報告 2007-ARC-172
ページ: 187-192
情報処理学会論文誌 : コンピューティングシステム 47・SIG12
ページ: 159-170
Proc. 39th Annual Simulation Symp.
ページ: 230-243
Proc. Intl. Conf. Compilers, Architecture and Synthesis for Embedded Systems
ページ: 2-12
情報処理学会研究報告 2006-EMB-1
ページ: 1-6
情報処理学会研究報告 2006-ARC-169
ページ: 115-120
ページ: 139-144
