| 研究概要 |
平成17年度は,交付申請書の項目A)〜C)に対応して,以下の成果を得た.
A)ハードウェアアルゴリズム記述言語ARITHの実用バージョンの言語仕様を確定した.旧基盤研究で開発したARITHのプロトタイプ処理系では,アルゴリズムの機能表明が算術式表現のみに限定されており,応用範囲が制限されていた.そこで,機能表明に算術式と論理式の混在表現を含めるようにARITHの言語仕様を拡張した.算術式と論理式が混在したARITH記述を静的に検証する手法として,論理式から算術式への等価変換を行ったうえで数式処理により正当性を証明する手法を検討した.
B)大規模システムLSIにおいて,2値論理回路と多値論理回路を混載・融合して用いるための2値・多値統合設計手法を検討した.まず,多値双方向電流モード回路方式(MV-CML)によるデータパス向けスタンダードセルライブラリを開発した.具体的には,各種基本論理ゲートに加えて,電圧/電流変換セル,SD(Signed-Digit)数加算器セル,電流モードバッファなどを設計した.さらに,自動配置配線ツールによるネットリストからの自動レイアウト生成を試みた.
C)単電子デバイスの中でも,特に単電子トランジスタ(SET : Single-Electron Transistor)をターゲットとして2値・多値融合論理ナノエレクトロニクスの可能性について検討した.本テーマは,NTT物性科学基礎研究所と共同でおこなった.まず,SET/CMOS混載回路を2値・多値融合論理システムととらえ,その基本ゲートを開発した.さらに,SET物理モデルをSmartSpiceやHSPICEに組み込んだSET/CMOS混載回路シミュレータを開発し,回路の詳細設計フローを検討した.
|
