|
半導体LSI回路のテストが正しく行われない、いわゆる誤テストの場合に、LSI回路の歩留まりは低下する。そこで本研究の目的は、誤テストを回避するための新しいテスト方式の確立である。
H17年度の実施目標は(1)LSI回路の超大規模化・超微細化と誤テストとの関係を解明すること、及び(2)状態変化する記憶素子数の最小化による誤テスト回避型テスト入力生成技法を確立することである。以下では、その実施成果について記述する。
【成果1】
テスト応答が回路内の記憶素子としてのフリップ・フロップ(FF)に取り込まれるとき、同時に状態変化するFFが多すぎると電源電圧が一時降下する現象(IRドロップ)が発生する。本研究では、IRドロップは特に2つのキャプチャ操作(C1とC2)を必要とする実速度テストにおいて大きな問題を引き起こすことを示した。まず、C1とC2においては、一部のFFが電源電圧低下のため、誤動作する可能性がある。更に、電源電圧低下による回路論理部分の遅延増加のため、C2においてタイミング不良が発生する可能性がある。このため、C1における同時変化FF数を優先的に削減することが重要であることが分かった。
【成果2】
実速度テストのための2回のキャプチャ操作(C1とC2)において、FFの現在値と次に取り込まれる値との相異を最小化するテスト生成手法を提案した。具体的には、未定値(X)をもつテストキューブが与えられるとき、C1とC2における同時変化FF数が減少するように、テストキューブ内のXに対して割り当て(assignment)操作、およびテスト応答内のXに対して正当化(justification)操作を行う。また、C1とC2における同時変化FF数の均衡的減少および上記の割り当て操作と正当化操作の成功率の向上のために、2つの対象X選択手法を提案した。ベンチマーク回路による実験の結果、30%〜50%のキャプチャ時消費電力削減効果が確認された。
|
