研究課題
基盤研究(C)
本研究は、設計容易化、低電力消費、高処理能力を同時に達成できる可能性を持つセルフタイム回路を徹底的に活用して、柔軟で高機能な組込み型ファイアウォール・プロセッサを構成する方法を確立することを目指している。昨今、携帯電話やノートPCなどの個人用携帯機器の普及に伴って、ネットワーク用ファイアウォールに加えて、個人用ファイアウォールの需要が高まっている。しかし、現状の個人用ファイアウォールのほとんどはソフトウェアであり、端末のOSがウィルス等に感染すると、機能しなくなる。本研究では、OSとは独立に動作可能なハードウェア・ベースの組込み型ファイアウォール・プロセッサの基本的な構成法を明らかにした。1 組込み型ファイアウォール・プロセッサの基本アーキテクチャレイヤ3からレイヤ7に至る各種のフィルタリング・アルゴリズムに内在するパイプライン並列性を明示的に表現するために、ストリームデータの階層構造ならびにそのノンストリクト実行に着目し、ストリームの各次元に連動してその処理構造を図的に表現できるストリームフローグラフSFGを定式化した。また、SFGを直接的に解釈実行可能なアーキテクチャとして、データ駆動プロセッサを基礎としたストリーム駆動アーキテクチャの構想を提案した。2 専用セルフタイム・ハードウェア機構のLSI設計HTTP、SMTPのような高位レイヤ・パケットの検査法として、マルチ入力型AC-FailアルゴリズムとAC-Optアルゴリズムを併用するシグナチャ検索方式の専用回路を設計し、FPGA上でも約2.3Gbpsの性能を達成できることを確認した。また、これらを実現するための高機能なセルフタイム制御回路として、2本のパイプライン問の柔軟な相互転送を許すセルフタイム制御回路を設計し、0.18μm CMOSで400M packet/秒で動作できる見通しを得た。
すべて 2007 2006 2005
すべて 雑誌論文 (12件)
2007 International Conference on Parallel and Distributed Processing Techniques and Applications (To be published)
2007 International Conference on Parallel and Distributed Processing Techniques and Applications (to be published)
International Conference on Next Era Information Networking NEINE' 06
ページ: 399-401
ページ: 133-138
International Conference on Next Era Information Networking NEINE'06
International Conference on Next Era Information Networking NEINE' 05
ページ: 88-96
ページ: 97-107
International Conference on Next Era Information Networking NEINE'05