研究課題
基盤研究(C)
本研究では、HfSiO/Si界面の界面トラップについて定量的に把握することを主な目的として研究を進めた。まず、非接触C-V法により種々の膜厚のHfSiO膜についてその電気特性評価を行い、HfSiO膜成膜過程での電気特性について検討した。その結果、膜厚1.2nm以下の極薄膜試料の場合、リーク電流の影響により従来のC-V法では正常なC-V特性を評価することができないことを確認した。しかしながら、このようなリーク電流の影響でC-V特性の評価ができない極薄膜試料においても、非接触C-V法を用いることで評価が可能であることがわかった。また、種々の膜厚のHfSiO膜の試料について非接触C-V法により界面トラップ密度を評価した結果、Si表面を水素終端処理したHfSiO膜堆積前の試料の界面トラップ密度と比較してHfSiO膜堆積後の試料の界面トラップ密度は増加し堆積膜厚には依存していないことがわかった。さらに、走査型容量顕微鏡を用いてナノメータスケールでのHfSiO/Si界面の電気特性評価を行い、その妥当性について検討した。まず、局所C-V特性及び局所dC/dV-V特性の評価を行うことにより、dC/dV像のコントラストの変化の起因を究明することができることを示した。本研究で用いた評価用試料では、dC/dV像のコントラストの変化は酸化膜中の固定電荷及び酸化膜の膜厚や誘電率の不均一性によるものではなく、界面トラップ密度に起因していることがわかった。また、水素アニール前後の試料のdC/dV像、局所C-V特性及び局所dC/dV-V特性を比較した結果、水素アニールを施すことにより、界面トラップ密度が低減するだけでなく界面トラップ密度の局所的な面内分布の均一性が改善されることを確認した。
すべて 2007 2006
すべて 雑誌論文 (4件)
Proc. of The 2007 International Meeting for Future of Electron Devices, Kansai, IEEE
ページ: 111-112
Proc. of The 2006 International Meeting for Future of Electron Devices, Kansai, IEEE
ページ: 63-64
