| 研究概要 |
平成17年度の研究実施内容は、光発電機能に関する機能性能の検証実験を中心に実施した。当該光発電部は、標準プロセスを用いてLSI回路と同時にチップ内に形成出来、しかも従来のCMOS回路に一切の変更を要求しないことを仕様目標としている。従って、本研究における光発電部は、CMOSプロセスにおけるソースドレイン工程で形成できる2種類のPN接合ダイオード(N-well内P+S/D,P-well内N+S/D)を光発電素子として用い、各々のwellノード同士を短絡させることで2つのダイオードを直列接続して、CMOS回路の駆動に十分な発電電圧(約0.8V)を確保する手法を用いる。しかし、本方式では、CMOS回路部におけるwell電位が電源電位より(0.4V程度)順方向にシフトすることになる。そこで、このwell電位状態においてもCMOS回路が正常に動作できるかを実際にテストチップを試作して評価した。
テストチップは0.35μmCMOS,1-poly,3-metalの標準プロセスで試作した。光発電部のダイオード面積を作振りすると共に、駆動回路として全加算器および7bitカウンターを試作した。全加算器は組合せ回路の実例として、また、7bitカウンターは順序回路の実例として各々の光発電駆動性能を評価した。これらの実験によって本年度は次の事項が明らかになった。
(a)全加算器および7bitカウンター共に当該光発電部構成による正常動作を確認した。
(b)各々の最大動作周波数は光発電部のダイオードサイズおよび照射光の照度に比例する。
(c)7bitカウンターの場合、回路面積の約10倍の光発電部を接続すると、2000-1x(曇天時の照度程度)の照射光で10KHzの周波数動作を確認した。
次年度(平成18年度)は、光信号インターフェース回路に関する研究へと進める。
|
