| 研究概要 |
FPGAは,任意の回路データをダウンロードすることにより、インスタントに専用回路を埋め込むことができるリコンフィギュラブルLSIであり,低コストで専用LSIを実現するものとして注目をされている。これまでに,研究代表者のグループでは,FPGAのリコンフィギュラブルな機能を利用した高速な計算処理方法の開発を行なってきた.その研究の過程において,ハードウェア設計は極めて複雑であり,ハードウェアを制御するソフトウェアの開発も容易ではない。そこで,FPGAを利用した処理の高速化が容易に行なえるよう,簡易開発環境を整備するのが本研究の目的である。今年度は簡易開発環境のプロトタイプを作成し、それを用いて、画像処理のためのハードウェアアルゴリズム設計した。設計したアルゴリズムは実際にFPGAに実装し、性能評価を行った。その結果、ソフトウェアだけによる処理に比べて大幅な高速化が達成できた。このハードウェアアルゴリズムはかなり複雑であるが、簡易開発環境を用いることにより、比較的容易に実装することができた。これは、ハードウェアを単一クロックの完全同期式回路に限定したためである。完全同期式回路に限定することにより,性能は多少悪化するが,ソフトウェアに比べて十分な高速化を達成するハードウェアが容易に設計できるようになった。処理系は,論理合成ツールとシミュレータから構成され,論理合成ツールは,図のように簡易ハードウェア記述からネットリストまたはVerilog HDLを出力し,FPGAベンダーから提供されるツールを介してFPGAに直接ダウンロードできるデータに変換されるようになっている。
|
