| 研究概要 |
FPGAは,任意の回路データをダウンロードすることにより,インスタントに専用回路を埋め込むことができるリコンフィギュラブルLSIであり,低コストで専用LSIを実現するものとして注目をされている.これまでに,研究代表者のグループでは,FPGAのリコンフィギュラブルな機能を利用した高速な計算処理方法の開発を行なってきた.その研究の過程において,ハードウェア設計は極めて複雑であり,ハードウェアを制御するソフトウェアの開発も容易ではない.そこで,FPGAを利用した処理の高速化が容易に行なえるよう,簡易開発環境を整備するのが本研究の目的である.今年度は簡易開発環境の開発を続行し,ほぼ完成した.それを用いて、組合せ最適化のためのハードウェアアルゴリズム設計したアルゴリズムは実際にFPGAに実装し、性能評価を行った。具体的には,組合せ最適化問題を解くハードウェアでよく用いられる「n Choose k」カウンタの効率よい実装方法を提案した.また,FPGA内部で用いるシンプルなCPUを設計し,またそのCPUをターゲットとするアセンブラとコンパイラを設計した.このCPUはプログラムに依存して,不必要な回路を削除するものであり,プログラム依存CPUである.よって,簡単なプログラムではCPUを小さくすることができ,より多くのCPUをFPGA内に実装することができる.
|
