| 研究概要 |
FPGAは,任意の回路データをダウンロードすることにより,インスタントに専用回路を埋め込むことができるリコンフィギュラブルLSIであり,低コストで専用LSIを実現するものとして注目をされている.これまでに,研究代表者のグループでは,FPGAのリコンフィギュラブルな機能を利用した高速な計算処理方法の開発を行なってきた.その研究の過程において,ハードウェア設計は極めて複雑であり,ハードウェアを制御するソフトウェアの開発も容易ではない.そこで,FPGAを利用した処理の高速化が容易に行なえるよう,簡易開発環境を整備するのが本研究の目的である.これまでに開発した簡易開発環境を用いて、改良版n choose kカウンタ、2値化ハードウェアアルゴリズム、初期化アルゴリズム、超小型CPUなどの開発を行った。特に、超小型CPUは、約250行のVerilogHDLソースコードで動作する本格的な機能をもつものである。このCPUは完全なスタックアーキテクチャであり、超小型であるにもかかわらず、幅広い機能をもっている。この超小型CPUをターゲットとするアセンブラとCコンパイラも設計した。この超小型CPUを題材とする学習テキストをデザインウェーブ誌に2007年4月より隔月で、「基礎から学ぶVerilogHDL&FPGA設計」として掲載中である。掲載は全15回を予定している。
|
