| 研究概要 |
本研究は、次世代高度ユビキタスITにおいて必要不可欠である高機能微小チップの中核をなすプロセッサを「超低消費電カナノプロセッサ(NPU)」と位置づけ、申請者らが提案したヘキサゴナルBDD量子回路をベースにそのプロトタイプを実現すること、および、性能優位性を明らかにすることを目的としている。本年度は、まず、回路シミュレータを用い2-bitナノプロセッサのサブシステムから全システムまで設計を進め、要素回路のみならずプロセッサ全システムの完全動作に成功した。本結果を踏まえ、システムに必要な素子数や面積、素子活性化率などのパラメータを解析的に評価しNPUの基本性能を見積もり、従来のCMOS型マイクロプロセッサ(MPU)との性能比較を行った。NPUでは、面積にして従来の1/5、電力では最大で1/1,000もの低消費電力化が達成される見通しを得た。この過程において、エネルギー散逸型量子ナノデバイスおよび古典的スイッチングデバイスについて、ヘキサゴナルBDD回路動作に必要な電力・速度遅延積(PDP)の限界値がそれぞれ10^<-20>J、10^<-18>J(共に室温)であることを理論的に導出し、量子ナノデバイスとその集積回路の消費電力優位性を具体的に明らかにした。また、更なる超低消費電力化・高速化を目指し、量子ナノ物性に基づいた新規BDD用スイッチングデバイスを探索し、独自の量子ナノデバイス技術により設計・試作した量子細線での少数電子系多体効果に基づく単電子制御の理論的・実験的検討や、単一量子ドットにエントリー枝及び出力枝を全て接続することで2つの出力枝の単電子輸送に相関を持たせ、これにより単一電圧信号で2つの出力枝の切り替えを同時に行う単電子パススイッチング機構を開発し、その動作を実験的に検証した。
|
