|
本研究は、次世代高度ユビキタスITにおいて必要不可欠である高機能微小チップの中核をなすプロセッサを「超低消費電力ナノプロセッサ(NPU)」と位置づけ、申請者らが提案したヘキサゴナルBDD量子回路をベースにそのプロトタイプを実現すること、および、性能優位性を明らかにすることを目的とじている。本年度は以下の成果を得た。
1.4命令2-bit ALUを試作し古典モードでの動作実証に成功した。得られた特性はシミュレーションと合致し設計通りの特性を得た。本研究において、NPU基本構成回路が全て実現された。
2.試作プロセス精度を高めることでチップ上でのショットキーラップゲート(WPG)しきい値ばらつき±100mVに抑えた。ALU回路において、ばらつきを考慮した入力振幅の予測値と実測された動作可能入力振幅値は良く一致したことから、オンチップで高い再現性が確保された。
3.量子細線トランジスタの微細化を進め、サイズとコンダクタンス量子化の関係を実験的に明らかにした。ナノワイヤ幅Wを20nmまで縮小し、150Kでのコンダクタンス量子化発現とゲート電圧・エネルギスケーリング係数α〜1を実現した。また、αや動作温度はWにスケーリングすることを示し、量子ナノデバイスにおけるスケーリング性を理論・実験の両面から明らかにした。
4.コンパクトかつ同一ネットワークに集積可能な3分岐ナノワイヤ接合デバイスについて、WPGによる非線形特性制御の実現とその機構の理論的解明、ANDとNANDへの応用、シミュレーションによるSR-FFの実装を行い、本デバイスがNPUの順序回路として有効であることを示した。
5.ナノワイヤネットワーク中の微小信号伝送を可能にする確率共鳴の発現に実験的に成功した。
|
