|
本研究では、センサコアのI/Fとなるアナログ回路を、周辺環境に合わせて自動設計するアダプティブ(適応的)なIPポーティング技術を開発することを目的としている。平成17年度は、視覚センサ融合型LSIにおいて、センサコアのI/F回路であるAD変換回路のIP化を行った。具体的には、異なるプロセス間で再利用する設計情報を、次の(a)〜(e)として整理した。
(a)ターゲット回路図上の素子位置関係から得られる情報
(b)機能のまとまりを表すクラスタ情報
(c)マッチング素子とそのモジュール構成情報
(d)フロアプラン情報
(e)電源・接地ライン、IOピンの位置情報
ここでの特徴は、これらの再利用情報を素子の上下左右の位相的な位置関係により表現されるレイアウト設計制約として表現していることにある。これにより、従来の設計移行メソドロジにおいて見られるようなレイアウトの物理的位置制約緩和することができ、より柔軟に再設計に対応できる。また、制約は、シーケンス・ペア法に基づき定義されてあり、配置最適化手法における制約の取り扱いも容易となっている。また、この手法の評価のために、最小配線間隔0.2um、電源電圧2.2Vのプロセスに対してレイアウト設計されたAD変換回路を題材にして、既設計回路と同等の性能を有するように、最小配線間隔0.18um、電源電圧1.8Vのプロセス上で、自動で再設計するポーティングメソドロジを設計事例を開発した。比較のために、マニュアル設計による再設計も試行した。ポストシミュレーションによる性能比較では、自動、マニュアルの双方の設計で、仕様を満たしていることを確認した。
以上の結果は、IEEE International Annual Symposium on VLSI 2006のregular paperとして採録され、2006年3月にドイツにて発表を行った。
|
