研究概要 |
本課題では,増加の一途を辿る「システムLSI(SOC:System-On-a-Chip)」のテスト・コストへの対処として,「大規模システムLSIのテスト・コスト削減技術」に関する研究を遂行した.システム・レベル・アプローチによって,テスト・アーキテクチャ,及び,テスト・データを最適化し,テスト・コストを削減する新規技術を研究開発した.具体的には,以下の研究項目に対して研究を遂行した. (1)テスト・データ伝搬経路(TAM,Test Access Mechanism)に関する研究 テスト時間を削減するために,テスト・データの通り道となるTAMの最適化に関する研究を行った.まず,TAMの最適化を数理計画問題として定義した.定義したTAM最適化問題を,計算用高性能UNIXサーバー及び数理計画問題最適化エンジンを用いて,最適なTAMを求めた.システムLSIのTAMを最適化するソフトウェアの開発を行った。 (2)テスト・スケジューリングに関する研究 テスト時間を削減するような,全てのコアのテスト適用順序を求めるテスト・スケジューリングに関する研究を行った.すなわち,テスト時間が最小になるような,各コアのテスト・データ及びDFT回路,TAM,圧縮アルゴリズムと展開回路・圧縮回路の配置,テスト実行方法を求めた.テスト・スケジューリングを数理最適化問題として定義し,計算用高性能UNIXサーバーと数理計画問題最適化エンジンを用いて,最適なテスト・スケジューリングを求めた.
|