| 研究概要 |
自律故障補償可能なWSI規模のハードウェア神経回路網の設計とハードウェア実装を進めた.同時に,ハードウェア完成後のベンチマーク(遺伝子解析等の大規模問題)用データ収集のため,従来の並列分散環境下で大規模問題を解くためのスケジュール法についても検討した。はじめに,故障補償能力を持つニューロンをフォワード演算部,バックワード演算部,誤差演算部,重み更新部の4つのブロックに分け,それぞれについてVHDLで設計を行った.設計＆シミュレーションツール,設計プラットフォーム,対象FPGAを実装した評価ボードともに本研究費で購入し,回路実装後の動作を確認するためにUSB接続の簡易型ロジックアナライザも導入した.特にシミュレーションツールに関しては,Mentor Graphics社によるHigher Education Programに加入し,安価に高性能のツールを導入することができた.これらを用いて,平成十八年度ではフォワード演算部,誤差演算部の設計が完了し,FPGA上に実装してロジックアナライザにより動作を確認した.本成果は電子情報通信学会機能集積情報システム研究会にて発表を行った.今後は,バックワード演算部と重み更新部の設計と実装を進めるが,その際ボード上にあるDRAMを利用して,複数のニューロンをFPGA上に実装し,ネットワークとして動作させることを目標とする.
また,ベンチマークデータ収集のため並列分散処理環境の構築を昨年度に引き続き行い,性能の異なる複数の計算機からなる環境でも効率的にジョブを割り当てるスケジューリングアルゴリズムのシミュレーションによる評価を行った.これらの成果は,情報処理学会ハイパフォーマンスコンピューティング研究会(SWoPP),及び宮崎大学工学部紀要にて発表した.
|
