| 研究概要 |
本研究は半導体清浄表面あるいは制御された吸着構造の電子状態を電極として使用し,表面に存在する原子サイズのステップを極微細な電極間間隙として使用し,分子エレクトロニクスの研究に寄与することを目的としたものである.本年度は清浄表面の電子状態に電子を注入するための電極作製を試みた.電極材としてはこれまでの研究でよく使用されているタンタルを用いた.予め電極を蒸着しておき,その後試料を超高真空中で加熱して清浄表面を作製する方法と,先に清浄表面を作製した後,真空チャンバー内で電極を形成する方法を試みた.前者の場合,電極形成後にシリコンの清浄表面を得るために1200℃で加熱する必要がある.実験の結果タンタルのシリサイド化と同時に膜の不連続化が起こることが明らかになり,電極としての使用には不適当であることが分かった.この研究の過程でタンタルシリサイドの幾っかの原子分解能STM(走査トンネル顕微鏡)像を得ることがはじめてできた.これに関しては現在構造の解析を行っている.一方後者の方法では比較的に良好な電極を作製することが可能であることが明らかになった.100nm程度の膜厚のタンタル蒸着した結果,電極の周辺1μm程度の領域に意図しないタンタルの蒸着が見られたが,その他の部分は清浄表面が保たれていることを確認した.電極から表面状態への電流注入を考えた場合,半導体清浄表面と電極の間のショットキー障壁が問題となる.ショットキー障壁は電極近傍の半導体の不純物原子の分布の詳細に依存していることが知られている.本年度はSTMをもちいた不純物原子の観察のための研究も行った。
|
