研究課題
現在の高度情報化社会において、システムLSIは様々な用途に用いられ、必要不可欠な存在になっている。LSIのプロセス・デバイス技術の面から考えると、ムーアの法則に代表されるようにシリコン上のトランジスタ、金属配線などは年々微細化されており、CMOS回路では90nmテクノロジーが実用的になり、65mmテクノロジーも視野に入ってきている。このような微細なテクノロジーでは、トランジスタの動作速度向上に伴い論理ゲートでの遅延時間が小さくなる一方、相対的に配線遅延が大きくなり、結果として演算回路が数GHzという高速に動作するのに対し、LSIチップ内の機能ブロック間の信号伝送に数クロック〜10クロック程度消費してしまう。本研究では、極微細プロセスLSIでのチップ上の大域配線でのマルチ・サイクルなデータ伝送に着目し、将来のシステムLSIにおいて演算処理能力・消費電力・信頼性などの面から効率的に設計を行うことができるアーキテクチャの検討およびその設計支援技術の構築を目指し、その基盤技術の確立を行った。バス配線が高集積化され、配線間の結合容量が無視できないような状況において、最適な低消費電力・高信頼性符号化方式の提案と評価を行った。また、アレイ型のアーキテクチャを想定した高位合成手法として、配線を通したデータ伝送をパイプライン化することにより、配線遅延による性能低下を防ぐパイプラインスケジューリング手法についても提案を行い、FPGA上にて評価を行った。これらの成果をもとに、平成18年度には、データ伝送を中心とした統合型設計支援環境の確立を目指す。
すべて 2005
すべて 雑誌論文 (2件)
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences E88-A・No.12
ページ: 3282-3289
IEEE International Conference on Field Programmable Technologies 2005
ページ: 137-144
