| 研究課題/領域番号 |
17H00730
|
|---|
| 研究機関 | 奈良先端科学技術大学院大学 |
|---|
研究代表者 |
中島 康彦 奈良先端科学技術大学院大学, 先端科学技術研究科, 教授 (00314170)
|
|---|
| 研究分担者 |
中田 尚 奈良先端科学技術大学院大学, 先端科学技術研究科, 准教授 (00452524)
ZHANG Renyuan 奈良先端科学技術大学院大学, 先端科学技術研究科, 助教 (00709131)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2021-03-31
|
| キーワード | アクセラレータ / エッジコンピューティング / 近似計算 |
|---|
| 研究実績の概要 |
初年度、【１】メモリ主導型CGRAの探索と体系化および【３】CGRA仮想化技術の探索に関して、列方向マルチスレッディング技術、チップ内ローカルリカレントメモリ、メモリとして見せるインタフェースなどの成果を上げた。【２】プログラマビリティと性能チューニングについても開発済CGRAとの機能互換を達成し、既存ツールチェインを積み上げて無駄の無い環境構築ができた。２年度は、LSI開発コスト削減のための技術開発を含む３つの発展的課題【４】エッジコンピューティング向け省面積ＣＧＲＡのマルチチップ構成に関する検討と性能評価・分析；【５】エッジコンピューティング向けの共有ＣＮＮ方式と分割推論モデルの構築と評価；【６】エッジコンピューティング向けのアナログアプロキシメイト演算方式の検討と性能評価；に取り組んだ。２年度の成果として、【４】マルチチップ構成のためのコンパイラ、詳細シミュレータ、マルチチップを構成する基本チップを模倣したFPGAプロトタイプを開発し評価した結果、既存組み込み向けGPUを上回る性能を確認；【５】GPUを用いた分割推論モデルの精度と通信量とのトレードオフ評価を完了；【６】近似計算の基本回路の精度とばらつきの評価を完了した。以上を踏まえ３年度は、【７】スケーラビリティのあるAXIスレーブカスケーディング型CGRAアクセラレータのFPGA実装および性能評価；【８】認識の確信度も表現可能な変分ベイズ推定手法の実装と評価；【９】よりハードウェアを小型化可能なストカスティック近似計算手法の実装と評価に取り組む。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
初年度（１）列方向マルチスレッディング技術の考案；（２）チップ内ローカルリカレントメモリ（RMM）の導入；（３）ホストに対してメモリとして見せるインタフェースの考案；により、【１】エッジ高機能化に資するメモリ主導型CGRAの探索と体系化；【３】大規模専用ハードウェアを模擬できるCGRA仮想化技術の探索；に関して重要な成果を挙げることができた。また【２】プログラマビリティの飛躍的改善と性能チューニング手法の探索；についても、開発済CGRAとの機能互換を達成したことにより、既存ツールチェインを積み上げて無駄の無い環境構築ができた。特に、ARM-SoC上に4列64行構成を実装し、実機動作の確認を完了した。また、計画を前倒しして28nmテクノロジによる評価も完了した。以上、予定を上回る進捗であったため、２年度は、LSI開発コスト削減のための技術開発を含む３つの発展的課題【４】エッジコンピューティング向け省面積ＣＧＲＡのマルチチップ構成に関する検討と性能評価・分析；【５】エッジコンピューティング向けの共有ＣＮＮ方式と分割推論モデルの構築と評価；【６】エッジコンピューティング向けのアナログアプロキシメイト演算方式の検討と性能評価；に取り組んだ。２年度の成果として、【４】マルチチップ構成のためのコンパイラ、詳細シミュレータ、マルチチップを構成する基本チップを模倣したFPGAプロトタイプを開発し評価した結果、既存組み込み向けGPUを上回る性能を確認；【５】GPUを用いた分割推論モデルの精度と通信量とのトレードオフ評価を完了；【６】近似計算の基本回路の精度とばらつきの評価を完了した。
|
| 今後の研究の推進方策 |
以上を踏まえ３年度は、【７】スケーラビリティのあるAXIスレーブカスケーディング型CGRAアクセラレータのFPGA実装および性能評価；【８】認識の確信度も表現可能な変分ベイズ推定手法の実装と評価；【９】よりハードウェアを小型化可能なストカスティック近似計算手法の実装と評価に取り組む。
|
