| 研究課題/領域番号 |
17H01706
|
|---|
| 研究機関 | 国立研究開発法人理化学研究所 |
|---|
研究代表者 |
佐野 健太郎 国立研究開発法人理化学研究所, 計算科学研究センター, チームリーダー (00323048)
|
|---|
| 研究分担者 |
柴田 裕一郎 長崎大学, 工学研究科, 教授 (10336183)
滝沢 寛之 東北大学, サイバーサイエンスセンター, 教授 (70323996)
上野 知洋 国立研究開発法人理化学研究所, 計算科学研究センター, 特別研究員 (30794135)
宮島 敬明 国立研究開発法人理化学研究所, 計算科学研究センター, 特別研究員 (90770850)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2020-03-31
|
| キーワード | オーバーレイアーキテクチャ / FPGA / 非ノイマン型 / データフロー / 高位合成 / 高性能計算 |
|---|
| 研究実績の概要 |
前年度に続き、FPGAクラスタのソフトウェア(SW)基盤・ハードウェア(HW)基盤、およびFPGAオーバーレイアーキテクチャ(OVA)の開発を行うと共に、FPGAクラスタ試作の検討を行った。また、データフロー(DF)高位合成コンパイラについて検討と開発を行った。
SW基盤・HW基盤やFPGA OVAに関しては、DFエンジンを組込み計算を行うための基盤構築に向けて、設計と試作実装を行った。また、クラスタにおいてFPGAを相互に接続する高速シリアル通信路の試作実装と、それを用いて構築する2Dトーラス網の設計を行った。最新世代のFPGAボードが年度内に入手できないことが判明したため、所有していた旧世代のものを用いてこれらの試作実装を行い、FPGAクラスタ試作はできなかったものの基本設計が概ね妥当であることを確認した。
DF高位合成コンパイラについては、FPGA OVAに組み込めるようなモジュールを生成するバックエンドを実装した。また、ループ中で配列参照として表現されたメモリ参照を解析し、計算モジュールに渡すストリームデータをハードウェア処理に適した順番に並べ替えるような変換を行うフロントエンドを試作した。また、アプリケーションの参照パターンに応じてDFエンジンに効率良くデータを供給し計算結果をメモリへ書き戻すためのカスタムDMAコントローラを、簡潔なメモリアクセス記述から高位合成を用いて自動合成する方式を開発し、その基本性能を評価した。
加えて、様々な大きさのサブタスクをノードとして持つデータフローグラフについて、それを効率良く実行するランタイムシステムの性能をモデル化し、動的負荷分散による性能向上を推定した。また、FPGAクラスタのように多様な計算資源を搭載するシステムに対し耐障害性を実現する方法として、エネルギー効率の点で適切なチェックポインティング手法の検討を行った。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
FPGAクラスタを試作できなかったため、それに伴う研究が遅れている。
しかし、所有していた旧世代のFPGAを用いた設計・実装を行うことで、遅延が小さくなるような努力を行った。クラスタの試作は次年度に実施する。
|
| 今後の研究の推進方策 |
FPGAクラスタの試作機構築は最新世代のFPGAボードが入手できるようになるまで遅延することになるが、研究分担者らと密に連携して調整をしながら、特に試作機構築の前にできる研究を前倒しで行う等工夫して進める計画である。
|
