研究課題
コロニー型メニ―コアアーキテクチャのフレームワークの設計・構築とその性能検証を目的に，先行研究に基づくSIMD型密結合メニーコアアーキテクチャの改良とこれにFPGAの書き換え可能性を考慮した独自命令セットを定義し，最大256並列までの性能確認を終了した．2～4次元までのトーラス構造および複数FPGAを利用した6次元までの拡張についても推定が完了した．加えて，同アーキテクチャにおける各演算コアの演算ステージの動的変更をサポートするため，2xFPU，FPU+ALU，2xALUの3種のモードについて性能検証を行った．同じ命令セット，同ステージ数での演算実装，また，書き換え可能性を組み合わせることで，実行時のアプリケーションに適応した形に演算中に自己改変を行う，これまでとは異なる形で，高い性能向上を期待できるアーキテクチャについて一定の知見を得ることができた．ただし，これらの演算回路の変更には一定の時間を必要とするため，そのオーバーヘッドを相殺する目安については今後の検討課題として挙げられる．なお，クロックレベルでの命令活性信号を用いることで，各演算コアの非対称演算動作を実現し，ソフトウェアレベルから見て自由度を高めたアーキテクチャとなったと考えている．最後に，これらにおいて，大規模FPGAにおける SLR (Super Logic Region)をまたいだ高効率な実装が課題となっていた．これは，全ての SLR をまたぐ形での配置配線は非常に効率が悪く，回路規模の増大および動作周波数の低下を招くためである．これを高効率に配置する手法についても検討を重ね，提案手法を実環境に実装して定量的に評価することで，FPGAによる実システムの可能性について示すことができた．
令和元年度が最終年度であるため、記入しない。
すべて 2020 2019 その他
すべて 雑誌論文 (9件) (うち査読あり 8件、 オープンアクセス 1件) 学会発表 (8件) (うち国際学会 7件) 備考 (2件)
Applied Reconfigurable Computing
巻: LNCS12083 ページ: 298～313
10.1007/978-3-030-44534-8_23
巻: LNCS12083 ページ: 232～246
10.1007/978-3-030-44534-8_18
Application-specific Systems, Architectures and Processors
巻: ASAP2020 ページ: 1～4
International Conference on Computer and Communication Systems
巻: ICCCS2020 ページ: 520-525
10.1109/ICCCS49078.2020.9118557
IEICE Technical Report
巻: Vol.120, No.36 ページ: 91-96
IEEE Access
巻: 7 ページ: 48849～48859
10.1109/ACCESS.2019.2910391
Asia Pacific Conference on Robot IoT System Development and Platform
巻: APRIS2019 ページ: (23)-1～(23)-2
Embedded Multicore/Many-core Systems-on-Chip
巻: MCSoC2019 ページ: 304～311
10.1109/MCSoC.2019.00050
巻: ASAP2019 ページ: 38
10.1109/ASAP.2019.00-35
https://www.cs.tsukuba.ac.jp/~yoshiki
https://www.hpcs.cs.tsukuba.ac.jp/
