| 研究課題/領域番号 |
17H01709
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機システム
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
藤田 昌宏 東京大学, 大学院工学系研究科(工学部), 教授 (70323524)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2020-03-31
|
| キーワード | 高性能計算 / 計算高信頼化 / 不揮発性メモリ / 計算再利用 / デバッグ手法 / テスト手法 / 量子回路 / VLSI配線 |
|---|
| 研究成果の概要 |
通常のCMOS回路を作成した後、自由に不揮発性メモリ層を最大4層程度まで追加し両者を自由に接続できる回路設計技術をハードウェアシステムの高性能化と高信頼化に応用する技術に関し、データ処理部近辺での大量計算が可能となることによる高性能化と、チェックポイントの挿入による処理の高信頼化が可能であることをいくつかの例題で示した。不揮発性であるため、各種情報をバッファしても消費電力がほとんど増えないという利点がある。さらに、(1)VLSIにおける論理設計デバッグ手法、(2)VLSIにおけるデータ配線の容易化、(3)量子回路のテスト手法の3点への活用も検討し、新規手法を提案することで、その有用性を示した。
|
| 自由記述の分野 |
ハードウェア設計技術、ハードウェアAI処理技術
|
| 研究成果の学術的意義や社会的意義 |
現在、ますます世の中の処理が自動化され、一方、処理すべきデータ量が膨大になっているため、ハードウェアを利用した情報処理技術の一段の高性能化と高信頼化が必須となっている。本研究では、通常のCMOS回路を作成した後、自由に不揮発性メモリ層を最大4層程度まで追加し両者を自由に接続できる回路設計技術を利用することで、同じチップ面積を利用しながら、ハードウェアシステムの高性能化と高信頼化を同時に実現可能であることが示された。さらに、(1)VLSIにおける論理設計デバッグ手法、(2)VLSIにおけるデータ配線の容易化、(3)量子回路のテスト手法に体しても有効活用できることを新規手法を提案することで示した。
|
