| 研究課題/領域番号 |
17H01713
|
|---|
| 研究機関 | 京都大学 |
|---|
研究代表者 |
佐藤 高史 京都大学, 情報学研究科, 教授 (20431992)
|
|---|
| 研究分担者 |
廣本 正之 京都大学, 情報学研究科, 講師 (60718039)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2020-03-31
|
| キーワード | チップID / 経年劣化 / 個体認識 / 集積回路 |
|---|
| 研究実績の概要 |
集積回路の経年劣化は、環境温度や電源電圧に依存するほか、トランジスタがオンとなる確率（デューティ比）やトグル回数（周波数）など動作条件の影響を受ける。このため、全く同一の回路であっても各トランジスタの特性劣化は異なり得る。時変チップIDの実現に向けて、こうした物理的要因を考慮しつつ特性変動量をコンパクトにモデル化する必要がある。
まず、トランジスタ毎の劣化の相違を定量的に調べた。プロセッサ回路では様々なプログラムが実行され、その入力として与えられるデータも多様である。そこでプロセッサ回路を対象としてトランジスタ毎のストレス時間を評価した。特に、これまで定量的な分析がなかった周波数依存性についてその影響を評価した。その結果、今回評価したプロセッサ回路では、トグルが起こらない不活性のトランジスタが多いことから、最悪遅延に対する周波数依存性の影響はそれほど大きくならないこと、複数アプリケーションの実行や劣化緩和手法の適用により、今後その影響が大きくなる可能性があること、を明らかとした。この結果から、デューティ比と周波数の相関モデルを定義し、その妥当性を評価した。
こうした評価のために、特性変動を考慮可能な遅延計算環境を構築した。遅延テーブルの補間により遅延を求める従来手法ではテーブル規模が極めて大きく計算が困難となる課題があった。これに対し、機械学習アルゴリズムに基づき特性変動後の遅延を求める手法を提案し、ライブラリ規模を抑えながら劣化後遅延を精度良く求めることができた。さらに、複数の小規模なPUFを組み合わせて機械学習に耐性のあるチップIDを生成する新たな回路を検討・提案した。温度や電圧等、異なる環境条件において安定した出力が得られることを確認した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
集積回路の経年劣化は、プロセス条件だけでなく、チップが用いられる環境の影響を受けることが広く知られている。今後の研究を進めるうえで、環境や動作条件の影響を考慮することが必須であると考えられるが、その点について具体的な回路を例とした定量的な知見が得られ始めていることは今後の研究推進に有用であると判断した。
また、回路の経年劣化をモデル化し、特性変動を予測するには、シミュレーションや計算機支援の設計技術を適切に援用することが重要である。現在までの取り組みにより、その一部ではあるが環境を整備し、経年劣化後のクリティカルパスの遅延を精度よく計算する方法を提案するなど、環境整備についても予定通りに進展していると判断する。特に、劣化後の遅延計算については、関連分野での最難関会議（Design Automation Conference）に投稿し採録されているなど、客観的にも評価され得る結果が得られている。
|
| 今後の研究の推進方策 |
時変チップIDの構築に向けての要素技術の開発は着実に進んでいると考えている。今後は、論理ゲートレベルで現在定義している劣化モデルをクリティカルパス候補や回路モジュール等のより高い抽象レベルで活用する方法について検討をすすめる。
シリコン集積回路を対象とする要素技術検討と並行して、時変チップIDの検討に有機トランジスタからなる回路を活用する検討を開始している。一部の有機トランジスタでは、シリコントランジスタと同様の低電源電圧で動作可能であり、また、それ自身の動作や環境の影響をうけて短期間に特性変動が進むことが知られている。有機トランジスタは印刷等の簡易なプロセスを用いて短期間で製造できるため、試作が必要となる本研究を加速できる見込みである。そこで今後、シリコントランジスタに加え、有機トランジスタを対象に加え研究を進めていく予定である。
|
| 備考 |
研究成果を論文誌や学会にて発表した際に、その内容を平易にまとめている。
|
