• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2018 年度 実績報告書

トランジスタの特性変動モデルにもとづく時変チップ ID の実現

研究課題

研究課題/領域番号 17H01713
研究機関京都大学

研究代表者

佐藤 高史  京都大学, 情報学研究科, 教授 (20431992)

研究分担者 廣本 正之  京都大学, 情報学研究科, 講師 (60718039)
研究期間 (年度) 2017-04-01 – 2020-03-31
キーワードチップID / 経年劣化 / 個体識別 / 集積回路設計 / 暗号・認証
研究実績の概要

集積回路の経年劣化は、回路が使用される環境の温度や電源電圧に依存するほか、トランジスタがオンとなる確率(デューティ比)やトグル回数(周波数)など動作条件の影響を受ける。このため、全く同一の回路であっても、各トランジスタの特性劣化は異なる。時変チップIDの実現に向けて、こうした物理的・論理的要因を考慮しつつ特性変動量をコンパクトにモデル化する必要がある。
今年度はまず、シリコン集積回路の特性変動データに基づいて、様々なプログラムの実行や入力データに依存して変化する劣化量を見積もる方法を検討した。また、劣化量を高速に見積もれるよう、プログラム実行や入力データにより変化する回路中の論理ゲートへの入力信号をデューティー比やトグル率として要約することで、見積もり時の扱いを容易化した。次に、トグル率等を回路構造に合わせて伝搬させることで、入力の相違による回路遅延の劣化変動見積もり精度が向上できることを確認した。同時に、この検討により、入力が異なることによる劣化量の変動が予想以上に大きいことが明らかとなった。そこで、劣化量をより正確に見積もることを目的として、劣化量推定のためのセンサ回路を回路中に補助的に設け、劣化の予測精度を向上する方法を提案した。
有機トランジスタを用いる検討では、試作したチップを約1ヶ月間測定することで、トランジスタの経時的な劣化を観測した。この測定により、有機トランジスタの経時特性変化を具体的に求めることが出来た。その結果に基づいて劣化を考慮したトランジスタモデルを作成した。提案するモデルは、しきい値電圧とキャリア移動度を時間の関数として表わすことにより、特性劣化を表現している。モデル式中のパラメータの定義と構成の工夫により、各パラメータの変化に応じてモデル式で与えられる特性が連続にまたスムーズに変形され、劣化を考慮したシミュレーションが可能となった。

現在までの達成度 (区分)
現在までの達成度 (区分)

2: おおむね順調に進展している

理由

回路の経年劣化をモデル化し、特性変動を予測するには、シミュレーションや計算機支援の設計技術を適切に援用することが重要である。これまでの取り組みにより、集積回路の経年劣化について、デューティー比やトグル率などの、より抽象的な要約指標を用いて回路遅延の経時的な変動を見積もることができるようになっているなど、チップID構成の要素技術の整備が行えた。これらを用いて新たなチップID回路の構成を提案し国際論文誌へ採録されている。様々なチップID方式の検討により新たな概念に基づくチップID回路を発案し、特許化に結びつけるなど、着実に成果が得られている。
さらなる研究加速のためにシリコン集積回路に加えて、有機トランジスタに着目し、これを用いた検討を開始している。シリコントランジスタと同様、有機トランジスタにおいても単体トランジスタの特性変動をモデル化することで、回路特性の変動をシミュレーションにより求めることが可能となった。有機トランジスタの劣化が比較的早いことから、有機トランジスタを用いるチップID回路を設計・試作し、その経時的な応答変動の観測とモデルによる予測との比較を行っている。この点については当初の予定以上に進んでいると考えられるが、現状、測定結果が想定よりも不安定であるなど解決すべき点も残っている。
以上の進みと遅れを考慮すると当初の計画と同程度の進捗と考えられることから、「おおむね順調に進展している」と判断した。

今後の研究の推進方策

時変チップIDの構築に向けての要素技術の開発は着実に進んでいると考えている。昨年度に引き続いて今年度も、シリコン集積回路を用いる検討と並行して、有機トランジスタを用いる検討を実施する。一部の有機トランジスタでは、それ自身の動作や環境の影響(空気中の湿度等)をうけて短期間に特性変動が進むとともに印刷等の簡易なプロセスを用いて比較的短期間で製造でき、研究を進める上で必要となるチップの試作と測定による劣化データの取得を、より効率よく行えるためである。
現状、有機デバイスに関する測定において結果が安定しない場合があり、その原因を探っているところである。回路中のトランジスタサイズの最適化、レイアウト設計上の工夫、および製造プロセスへもフィードバックによって、測定結果の信頼度を向上し、研究の一層の加速を図る。

備考

情報回路方式(佐藤高史)研究室 ウェブページ http://easter.kuee.kyoto-u.ac.jp/
研究成果を論文誌や学会にて発表した際に、その内容を簡潔にまとめている。

  • 研究成果

    (31件)

すべて 2019 2018 その他

すべて 国際共同研究 (2件) 雑誌論文 (6件) (うち査読あり 6件、 オープンアクセス 6件) 学会発表 (22件) (うち国際学会 14件、 招待講演 2件) 産業財産権 (1件)

  • [国際共同研究] 南洋理工大(シンガポール)

    • 国名
      シンガポール
    • 外国機関名
      南洋理工大
  • [国際共同研究] ノートルダム大学(米国)

    • 国名
      米国
    • 外国機関名
      ノートルダム大学
  • [雑誌論文] Hardware-accelerated secured naive Bayesian filter based on partially homomorphic encryption2019

    • 著者名/発表者名
      S. Bian, M. Hiromoto, and T. Sato
    • 雑誌名

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      巻: E102-A ページ: 430-439

    • DOI

      10.1587/transfun.E102.A.430

    • 査読あり / オープンアクセス
  • [雑誌論文] Feasibility of a low-power, low-voltage complementary organic thin film transistor buskeeper physical unclonable function2019

    • 著者名/発表者名
      Y. Ogasahara, K. Kuribara, M. Shintani, and T. Sato
    • 雑誌名

      Japanese Journal of Applied Physics (JJAP)

      巻: 58 ページ: SBBG03

    • DOI

      10.7567/1347-4065/aaf7fd

    • 査読あり / オープンアクセス
  • [雑誌論文] MRO-PUF: Physically unclonable function with enhanced resistance against machine learning attacks utilizing instantaneous output of ring oscillator2018

    • 著者名/発表者名
      M. Hiromoto, M. Yoshinaga, and T. Sato
    • 雑誌名

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      巻: 101-A ページ: 1035-1044

    • DOI

      10.1587/transfun.E101.A.1035

    • 査読あり / オープンアクセス
  • [雑誌論文] Surface-potential-based silicon carbide power MOSFET model for circuit simulation2018

    • 著者名/発表者名
      M. Shintani, Y. Nakamura, K. Oishi, M. Hiromoto, T. Hikihara, and T. Sato
    • 雑誌名

      IEEE Transactions on Power Electronics (TPEL)

      巻: 33 ページ: 0774-10783

    • DOI

      10.1109/TPEL.2018.2805808

    • 査読あり / オープンアクセス
  • [雑誌論文] Efficient mini-batch training on memristor neural network integrating gradient calculation and weight update2018

    • 著者名/発表者名
      S. Yamamori, M. Hiromoto, and T. Sato
    • 雑誌名

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      巻: E101-A ページ: 1092-1100

    • DOI

      10.1587/transfun.E101.A.1092

    • 査読あり / オープンアクセス
  • [雑誌論文] Coin flipping PUF: A novel PUF with improved resistance against machine learning attacks2018

    • 著者名/発表者名
      Y. Tanaka, S. Bian, M. Hiromoto, and T. Sato
    • 雑誌名

      IEEE Transactions on Circuits and Systems--II: Express Briefs (TCASII)

      巻: 65 ページ: 602-606

    • DOI

      10.1109/TCSII.2018.2821267

    • 査読あり / オープンアクセス
  • [学会発表] DArL: Dynamic parameter adjustment for LWE-based secure inference2019

    • 著者名/発表者名
      S. Bian, M. Hiromoto, and T. Sato
    • 学会等名
      Design, Automation and Test in Europe (DATE)
    • 国際学会
  • [学会発表] Filianore: Better multiplier architectures for LWE-based post-quantum key exchange2019

    • 著者名/発表者名
      S. Bian, M. Hiromoto, and T. Sato
    • 学会等名
      ACM/IEEE Design Automation Conference (DAC)
    • 国際学会
  • [学会発表] RAM/CMOS-hybrid architecture of annealing processor for fully connected Ising model2018

    • 著者名/発表者名
      S. Matsumoto, H. Gyoten, M. Hiromoto, and T. Sato
    • 学会等名
      IEEE International Memory Workshop (IMW)
    • 国際学会
  • [学会発表] DWE: Decrypting learning with errors with errors2018

    • 著者名/発表者名
      S. Bian, M. Hiromoto, and T. Sato
    • 学会等名
      ACM/IEEE Design Automation Conference (DAC)
    • 国際学会
  • [学会発表] Enhancing the solution quality of hardware Ising-model solver via parallel tempering2018

    • 著者名/発表者名
      H. Gyoten, M. Hiromoto, and T. Sato
    • 学会等名
      IEEE/ACM International Conference on Computer-Aided Design (ICCAD)
    • 国際学会
  • [学会発表] Study on statistical parameter extraction of power MOSFET model by principal component analysis2018

    • 著者名/発表者名
      H. Tsukamoto, M. Shintani, and T. Sato
    • 学会等名
      IEEE International Conference on Microelectronic Test Structures (ICMTS)
    • 国際学会
  • [学会発表] A compact model of I-V characteristic degradation for organic thin film transistors2018

    • 著者名/発表者名
      M. Saito, M. Shintani, K. Kuribara, Y. Ogasahara, and T. Sato
    • 学会等名
      IEEE International Conference on Microelectronic Test Structures (ICMTS)
    • 国際学会
  • [学会発表] Measurement and modeling of frequency degradation of an oTFT ring oscillator2018

    • 著者名/発表者名
      M. Saito, M. Shintani, K. Kuribara, Y. Ogasahara, and T. Sato
    • 学会等名
      IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT)
    • 国際学会
  • [学会発表] A plotter-based automatic measurements and statistical characterization of multiple discrete power devices2018

    • 著者名/発表者名
      M. Shintani, B. N. Dauphin, K. Oishi, M. Hiromoto, and T. Sato
    • 学会等名
      International power electronics conference (IPEC)
    • 国際学会
  • [学会発表] A transient approach for input capacitance characterization of power devices2018

    • 著者名/発表者名
      T. Sato
    • 学会等名
      IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT)
    • 国際学会 / 招待講演
  • [学会発表] Fast and robust heart rate estimation from videos through dynamic region selection2018

    • 著者名/発表者名
      Y. Fujita, M. Hiromoto, and T. Sato
    • 学会等名
      International Engineering in Medicine and Biology Conference (EMBC)
    • 国際学会
  • [学会発表] An experimental design of robust current-mode arbiter PUF using organic thin film transistors2018

    • 著者名/発表者名
      Z. Qin, M. Shintani, K. Kuribara, Y. Ogasahara, and T. Sato
    • 学会等名
      IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT)
    • 国際学会
  • [学会発表] On the reset operation of organic cross-coupled inverter2018

    • 著者名/発表者名
      M. Saito, M. Shintani, K. Kuribara, Y. Ogasahara, M. Hiromoto, and T. Sato
    • 学会等名
      International Conference on Solid State Devices and Materials (SSDM)
    • 国際学会
  • [学会発表] Initial parameter extraction procedure for surface-potential-based SiC MOSFET model2018

    • 著者名/発表者名
      M. Shintani and T. Sato
    • 学会等名
      Workshop on variability modeling and characterization (VMC)
    • 国際学会
  • [学会発表] Towards practical homomorphic email filtering: A hardware-accelerated secure naive Bayesian filter2018

    • 著者名/発表者名
      S. Bian, M. Hiromoto, and T. Sato
    • 学会等名
      電子情報通信学会VLD研究会
    • 招待講演
  • [学会発表] メモリスタを用いた等価な応答を返すPUF対の検討2018

    • 著者名/発表者名
      田中 悠貴, 辺 松, 廣本 正之, 佐藤 高史
    • 学会等名
      情報処理学会DAシンポジウム
  • [学会発表] Approximate computing を用いたLWE暗号の高効率復号回路2018

    • 著者名/発表者名
      辺 松, 廣本 正之, 佐藤 高史
    • 学会等名
      情報処理学会DAシンポジウム
  • [学会発表] レプリカ交換イジングモデルソルバにおけるレプリカトポロジーと温度割当方法に関する検討2018

    • 著者名/発表者名
      党 璋, 佐藤 高史
    • 学会等名
      信学技報 VLD研究会
  • [学会発表] レプリカセンサを用いたNBTIによる回路特性変動予測に関する検討2018

    • 著者名/発表者名
      大島 國弘, 辺 松, 廣本 正之, 佐藤 高史
    • 学会等名
      信学技報 VLD研究会(デザインガイア)
  • [学会発表] NBTI劣化によるArbiter PUFの応答変化に関する検討2018

    • 著者名/発表者名
      小野 龍輝, 田中 悠貴, 新 瑞徳, 辺 松, 廣本 正之, 佐藤 高史
    • 学会等名
      電子情報通信学会 総合大会
  • [学会発表] 多ビットの相互作用をもつ全接続イジングモデルのためのRRAMアニーリングプロセッサ2018

    • 著者名/発表者名
      松本 章吾, 業天 英範, 廣本 正之, 佐藤 高史
    • 学会等名
      回路とシステムワークショップ
  • [学会発表] 有機トランジスタによるBuskeeper PUFの試作と連続測定のためのリセット回路の検討2018

    • 著者名/発表者名
      齊藤 成晃, 新谷 道広, 栗原 一徳, 小笠原 泰弘, 廣本 正之, 佐藤 高史
    • 学会等名
      回路とシステムワークショップ
  • [産業財産権] PUF回路群,PUF回路群の製造方法,PUF回路の使用方法,及びネットワークシステム2018

    • 発明者名
      佐藤高史、田中悠貴、辺松、廣本正之
    • 権利者名
      佐藤高史、田中悠貴、辺松、廣本正之
    • 産業財産権種類
      特許
    • 産業財産権番号
      特願2018-154477

URL: 

公開日: 2019-12-27  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi