| 研究課題/領域番号 |
17H01715
|
|---|
| 研究機関 | 徳島大学 |
|---|
研究代表者 |
橋爪 正樹 徳島大学, 大学院社会産業理工学研究部(理工学域), 教授 (40164777)
|
|---|
| 研究分担者 |
横山 洋之 秋田大学, 情報統括センター, 准教授 (80250900)
四柳 浩之 徳島大学, 大学院社会産業理工学研究部(理工学域), 准教授 (90304550)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2021-03-31
|
| キーワード | インターコネクトテスト / 予兆検出 / 抵抗断線 |
|---|
| 研究実績の概要 |
本研究では３次元積層ＩＣ内のＩＣチップ間や，ＩＣとプリント配線板間の入出力信号線に発生する破断の予兆を，弛張発振回路を用いて電気的に発見する検査法の開発を目標とするものである。その研究では、(1)それらの入出力信号線の抵抗断線を検出可能とする予兆検出回路、および、(2)その予兆検出回路を用い市場への製品出荷後でも入出力信号線に発生した欠陥を破断まで成長する前に発見可能とするオンライン検査回路と，その回路と予兆検出回路を用いた検査法を開発し，(3)その検査能力を実験により明らかにすることを目的としている。
平成２９年度は、破断予兆の検出を可能とするIC内組み込み型検査回路を開発し，その検査回路を内蔵したICを設計した。またそれを用いて破断予兆を検出する検査法を開発し、その検査可能性を回路シミュレーションで調査した。
本研究で検出対象とする破断はＩＣを市場へ出荷後に経年変化で発生する破断も含むため，市場への製品出荷後でも検査できるようにする必要がある。近年のＩＣではバウンダリスキャンテスト回路を内蔵しているので，平成３０年度はその回路を流用し，製品出荷後でも破断予兆を検出できる検査回路の設計を行い，その検査可能性を機能シミュレーションにより明らかにした。コンシューマーエレクトロニクスではそのバウンダリスキャンテスト回路を内蔵しない場合があるため，平成３０年度はその場合でも破断を電気的に検出できる検査法を開発した。
令和元年度は開発した検査法による３次元積層IC内のダイ間配線に発生する破断の検出能力を評価するため，３次元に積層するダイを設計し入手した。令和２年度はそのダイを積層したICを試作し，本検査法の破断検出能力を調査する予定であるが，その積層に失敗しその調査ができない可能性があるので，令和元年度に２個のダイを平面上に実装したICも設計し試作ICを入手した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
平成２９年度は研究計画通り,(1)ＩＣチップ間の入出力信号線の抵抗断線を検出可能とする弛緩発振回路を用いた破断予兆検出回路の開発、および、(2)その予兆検出回路を用い市場への製品出荷後でも入出力信号線に発生した欠陥が破断に成長する前に発見可能とするオンライン検査法の開発を行った。また予兆検出回路を用いた抵抗断線検出可能性を回路シミュレーションで確認した。
平成３０年度は弛緩発振回路の発振周波数が温度により変動することを発見したので，IC内に温度センサを内蔵させそのセンサ出力で既定の温度時の発振周波数を推定する方法を開発し，高精度で推定できることを実験で明らかにした。またオンライン検査を可能にするバウンダリスキャン回路を流用したオンライン検査回路を開発し，検査可能性を機能シミュレーションで明らかにした。その結果をエレクトロニクス実装学会春季講演大会で発表し研究奨励賞を受賞した。３次元積層IC内のダイ間配線，ICとプリント配線板間の配線に発生する破断は弛緩発振回路の発振周波数だけでなく静的電源電流も測定することでより確実に発見できることから，その電流異常による検査法も検討した。さらにバウンダリスキャン回路を流用できない場合にでも本研究で対象とする破断が発見できる電気的検査法も開発した。
令和元年度は開発したバウンダリスキャン回路を流用しない検査法の検査能力を実験と回路シミュレーションにより調査し学会誌に投稿した。また平成３０年度に検討した静的電源電流による３次元積層IC内のダイ間配線の電気検査法に関して国際会議で発表し，ベストポスター賞を受賞した。さらに令和元年度では，令和２年度で調査予定の弛緩発振回路を用いた３次元積層IC内のダイ間配線に発生する破断の検査能力評価で必要な３次元積層IC内のダイを設計し入手したので，その研究に着手する準備は整った。
|
| 今後の研究の推進方策 |
令和元年度までの研究は当初の計画以上に進展しているが，それに引き続き令和２年度は当初の予定通り，下記の研究を行う。
（１）令和元年度に試作発注し入手した予兆検出回路を内蔵したＩＣチップを積層した３次元積層ICの試作を発注し，IC入手後，開発した検査法のダイ間に発生した破断の検出能力を実験で調査する。
（２）令和元年度に予兆検出回路を内蔵した２つのダイを平面的に並べたICを設計し入手したICに対してそのダイ間配線の破断が検出可能か実験で調査する。
（３）令和２年度は本研究の最終年度であるので，それらの結果をまとめ，学会で発表すると共に学会誌に投稿する予定である。
|
