| 研究課題/領域番号 |
17H03237
|
|---|
| 研究機関 | 九州大学 |
|---|
研究代表者 |
王 冬 九州大学, 総合理工学研究院, 准教授 (10419616)
|
|---|
| 研究分担者 |
中島 寛 九州大学, グローバルイノベーションセンター, 教授 (70172301)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2020-03-31
|
| キーワード | Ge-光素子 / Ge-On-Insulator / 局所歪み / 金属/半導体コンタクト / チップ内光配線 |
|---|
| 研究実績の概要 |
(1) GOI基板を試作し、その電気特性評価を行った。Smart-Cut後のGOI基板表面の荒れは、CMPによって市販バルクGe基板と同程度まで改善した。熱処理によりバルクGeとほぼ同程度のホール移動度が得たが、移動度はGOI基板の薄膜化に伴い徐々に減少した。その原因はGe/絶縁膜界面欠陥の影響と考えられる。n型Ge基板により作成したGOI基板は、熱処理後ｐ型に転換した。アクセプター不純物または欠陥の原因と考えられる。
(2) ウェットエッチングにより、Ge-光素子のパターンを形成した。断面SEM観察により、台形GOI パターンの形成を確認した。形成したパターンの両端にPtGe/GeとTiN/Geコンタクトを形成し、約1000のON/OFF比が得られた。試作したGOI光素子の縦方向発光も観測した。スペクトルのピーク位置はバルクGe光素子より長波長方向（1600 nmまで）にシフトした。薄いGOI層直下にSiO2層があるため熱が逃げにくく、ヒーティング作用が強いと考えられる。
(3) GOIデバイスの性能がGe/絶縁膜界面欠陥により劣化するため、Ge/絶縁膜界面欠陥を評価した。DLTS法により界面トラップと界面付近の絶縁膜内のBorderトラップ信号を分離し、それぞれの密度を定量的に測定した。電子に対してBorderトラップの影響が強いことを明らかにした。
(4) ECRスパッタ装置を用いてバルクGe基板にSiNストレッサを堆積し、歪み導入の程度を評価した。SiN膜厚および成膜時Ar/N2ガス流量比を変化し、引張歪み量を0-0.4 %の範囲で制御できることを確認した。SiNとGeの間に1.5 nm-SiO2/1 nm-GeO2保護層を挿入し、厚いSiO2/保護層/Ge構造と同質の界面を形成でき、Ge上に直接SiNを堆積した場合と同等の歪み量を得られた。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
平成２６年度の当初計画は、下記の通りであった。(1) GOI基板の試作、(2) 低障壁な金属/側壁GOIコンタクトの形成、(3) 垂直な発光・受光面の作製プロセスの構築、(4) 局所歪みの導入と評価手法の確立、である。(1)、(2)及び(4)は順調に進展しているが、(3)については、試作したGOI基板の品質の最適化が必要であるため、平成30年度から着手することに変更した。しかし、平成30年度の研究を順調に進めるため、DLTS法によりGe/絶縁膜の界面トラップと界面付近の絶縁膜内のBorderトラップ信号を分離し、それぞれの密度を定量的な測定手法を開発した。以上より、全体的に順調に進展していると判断している。
|
| 今後の研究の推進方策 |
１．GOI基板の作製条件の最適化：高濃度ｎ型ドーピングGe基板を用いてｎ型GOI基板を作製する。バックゲートMOSFET構造を用いて、デバイス特性に影響を及ぼすGe/Al2O3の界面準位とAl2O3/熱酸化SiO2中の固定電荷を定量評価する。GOI層の結晶性・欠陥をPL法とDual-MOS-DLTS法により評価し、GOI基板の結晶性を掌握する。評価の結果をGOI基板の作製条件にフィードバックし、高品質なGOI基板を作製する。
２．垂直な発光・受光面の作製プロセスの構築：発光・受光面を形成するため、高精度なドライエッチングプロセスが必須となる。CHF3ガスを用いた反応性イオンエッチング装置で、バルクGeに対して基礎データは取得済みである。本研究では、GeとAl2O3 膜とのエッチング選択比を調べ、Al2O3膜のエッチングストッパー機能を明らかにして、Ge-光素子の発光・受光面を作製する。
3．局所歪み導入の最適化：発光・受光素子共に1.0%の引張り歪み導入を目標とする。そのため、SiNストレッサの膜厚、Geの線幅・膜厚と歪み分布との相関性を明らかにする。素子を切り出してステムにマウント・ボンディングし、発光面と測定装置を向かい合わせて、波長と強度を測定する。結果をSiNストレッサとGeパターンの構造パラメーターにフィードバックし、光素子の適正化を図る。
|
