| 研究課題/領域番号 |
17H04840
|
|---|
| 研究機関 | 大学共同利用機関法人高エネルギー加速器研究機構 |
|---|
研究代表者 |
岸下 徹一 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 准教授 (80789165)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2020-03-31
|
| キーワード | 高集積回路 / 放射線計測 / X線イメージング / 高密度実装 |
|---|
| 研究実績の概要 |
平成30年度の開発では高速の分光イメージング検出器の主構成要素である、ピクセルセンサーからの信号をデジタル化するための多チャンネルADCチップをTSMC社の65 nm CMOSプロセスを用いて製作した。本チップは、100ミクロン角のピクセル面積中に8 bitの逐次近侍型アナログ-デジタル変換器をレイアウトし、それを1チップ中に20チャンネル(4x5に配置)含めたものである。このチップを別途製作するセンサー・アナログチップと接合することで、各ピクセルセンサーで得られる信号の波高情報の取得が可能となる。また本開発ではADCチップと相乗りする形で、65 nm CMOSの放射線耐性を測定するために、トランジスタ単体を複数個含めた試作チップをサブミットした。さらに、X線イメージングをはじめとする放射線信号処理回路として、3桁という広帯域の入力信号に対応できる回路を考案し、その基本動作を実証した。センサー・アナログ信号処理チップとデジタル信号処理チップを接合する手法に関しては、当初の計画に記載した、インハウスでの容量結合による手法だけでなく、オフセット印刷技術を応用することでより高精度に接合できる可能性を見出し、KEKと産総研で共同研究を開始した。センサーチップに関しては、平成29年度にサブミットしたXFABの高抵抗シリコンプロセスで製作したチップの試験を行なったが、バイアス電圧が印加できず、目標であったダイオード特性が得られないという事態が生じた。そのため不具合の要因と思われる箇所を修正したものを再度サブミットするとともに、プロセスの基本特性を評価するための3トランジスタで構成した回路を新たにサブミットした。また高抵抗シリコンプロセスとしてL-Foundry社と交渉し、NDAを締結した。これによって欧米のプロジェクトの相乗りをしなくても、センサーチップを製作できる見通しが立った。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
高抵抗シリコンプロセスを用いたセンサーチップをXFABの180 nm SOI CMOSプロセスを用いて製作したが、センサーダイオードに電圧が印加できないという事態が生じた。これはファウンダリから提供されるプロセスパラメータとデザインルールに変更があったために、過去の設計で実証されていたセンサー部のレイアウトが使えなくなったために起こった問題である。高抵抗シリコンプロセスは、最近になって利用が可能となった新しいテクノロジーであるため、プロセスの予期せぬ変更はやむを得ないと考える。本研究では、不具合箇所に該当しそうな部分を修正するしたチップを再度サブミットするとともに、より簡単な回路構成によってプロセス自体の特性を評価できるようなチップをサブミットした。出来上がったチップを評価することで、ダイオードを形成するレイアウトや回路を最適化したセンサーチップの製作が可能になると期待される。
|
| 今後の研究の推進方策 |
センサーチップの製作に際し、プロセスパラメータの変動やサブミットのスケジュールの観点から1つのテクノロジーだけを用いて開発を進めるのでは不十分であると判断し、平成30年度中に新たにL-Foundry社と高抵抗シリコンプロセスを用いたチップの開発に関して交渉を行い、これまでは欧州の原子力研究機構(CERN)を通してのみサブミットされていたLF18Aと呼ばれる180nm CMOSプロセスを用いた開発に関してNDAを締結した。これによってXFABのSOIプロセスとは違ったテクノロジーでセンサーとCMOSを組み込んだ1チップに作り込んだセンサーチップを製作できる見通しが立った。今後は、このプロセスを用いてX線で発生する電荷信号を検知できるようなセンサー・アナログチップを設計する。センサーチップの製作が遅れている理由から接合技術の実証試験までは至っていないが、産総研で技術開発しているオフセット印刷技術を応用することで、当初の容量結合を用いた接合よりも高精度かつ低インピーダンスでハイブリッド化できる可能性を見いだすことができたため、こちらに関しても今後試作チップを用いて接合手法の実証試験を行う予定である。
|
