研究課題
あらゆるものに集積回路が内蔵される昨今では、この低電力化は重要な課題である。本研究では、集積回路の消費電力の中でもリーク電流と呼ばれる電力の削減を目指している。このリーク電流はトランジスタのボディバイアスを制御することで劇的に減らすことが可能である。とりわけ、日本初のトランジスタであるSOTB MOSFETは良好なボディバイアス特性を保つため、この活用が望まれている。しかし、ボディバイアスはシステム性能と遅延にトレードオフを保つため、適切に制御する機構が必要である。2017年度は、課題研究の主軸となるボディバイアス制御機構のシミュレーションおよび実装したチップの緻密な解析を行なった。提案する手法はディジタルアナログコンバータを電圧制御部に持たず、対象とするシステムの遅延をモニタしながら直接ボディバイアスを調節する回路である。提案回路はそのほとんどがディジタル回路によって実装されており、ボディバイアス制御に必要な電源電圧を0.35V程度まで下げることができ、数uW程度の電力オーバーヘッドを達成した。本結果をまとめた論文はIEEE transactionに採録されている。次に、ボディバイアスを制御の精度が課題となったため、これを改善するためにシステムの性能モニタ部の改良を行った。これについて再度解析と設計を行い、クリティカルパスモニタのTEGを実際にテープアウトした。なお、実チップは2018年度夏に到着予定である。また、このほかnMOSとpMOSのボディバイアスバランスを調査した論文もIEEE transactionsに採録されている。
2: おおむね順調に進展している
概ね順調であると判断する根拠は以下の通りである：提案するボディバイアス制御回路の実チップ動作を確認でき、極めて低電力を達成できることが実証できた。本結果をまとめた論文は国際的に高く評価されIEEE Transactions on Circuits and Systems I: Regular Papersに掲載することができた。また、システムの遅延をモニタする機構の改良によって提案手法の高精度化への道筋が立った。提案システムはシミュレーションのみならず、実際にTEGをテープアウトするにまで至った。このほか、ボディバイアスバランスを調査した論文も国際的に評価され、IEEE transactions on VLSI systemsに採録されている。
2017年度に実装したチップは2018年の7月に実チップが到着予定である。チップが到着次第、深く解析を行う予定である。良好な結果が得られるようであれば、チップの解析結果を著名な国際学会に提出したいと考えている。また、モニタの遅延追従性能が十分であれば、これを提案のボディバイアス制御手法に実際に適用し、電力削減へのインパクトを調査したいと考えている。いまだ不十分なようであれば、モニタ部をさらに最適化する予定である。
すべて 2018 2017
すべて 雑誌論文 (2件) (うち査読あり 2件) 学会発表 (3件) (うち国際学会 1件)
IEEE Transactions on Circuits and Systems I: Regular Papers
巻: vol. 65, no. 10 ページ: pp. 3241-3254
10.1109/TCSI.2018.2811504
IEEE Transactions on Very Large Scale Integration (VLSI) Systems
巻: vol. 26, no. 7 ページ: pp. 1254-1267
10.1109/TVLSI.2018.2812893
