|
本研究では、様々な規模のコアに対応するために、コアの規模に依存することなく電力を削減できるデータビット幅に着目する。そして、1チップ上に高電力64ビットコアと低電力nビットコア(n＜64)を混載し、プログラムごと、又は、プログラム内の命令ごとにデータビット幅を圧縮しながら、低電力コアでより多くの命令を処理する。
本年度においても、引き続き、従来のソフトウェアベースのセキュリティ対策では効率的な電力性能比が達成できていなかった点に着目し、それを緩和するために、コアにセキュリティ機能をハードウェアとして付与することによって、動的にソフトウェアとハードウェアのセキュリティ対策を切り替えることを可能にする研究を行った。対策は大きく2つに分けることができる。1つ目のハードウェア機能の付与は、プロセッサ上で取得できる情報（プロセッサ情報）を特徴量とした機械学習によって、セキュリティ対策を行うものである。高効率を実現するため、学習時・判定時の特徴量の削減やデータ数の削減を行った。IoT向けとして、ARMをターゲットとした場合の評価を行った。2つ目のハードウェア機能の付与は、I/Oから取得できるメモリアクセスパターン情報を特徴量とした可視化によってセキュリティ対策を行うものである。この対策は1つ目のプロセッサ情報に着目した手段との併用、あるいは、動的切り替えによって、さらなる性能向上を達成できる可能性がある。
|
