• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2017 年度 実施状況報告書

インデックス生成関数の分解に関する研究

研究課題

研究課題/領域番号 17K00086
研究機関明治大学

研究代表者

笹尾 勤  明治大学, 理工学部, 専任教授 (20112013)

研究期間 (年度) 2017-04-01 – 2020-03-31
キーワード国際研究者交流、米国 / 関数分解 / インデックス生成関数 / CAM(連想メモリ) / パターンマッチング / 書き換え可能回路 / モンテカルロ法
研究実績の概要

インデックス生成関数は連想メモリ(Content Addressable Memory:CAM)の機能を数学的に表現したものであり、インターネットのルータ、パターンマッチング回路などの設計で有用である。
インデックス生成関数を用いると高速にパターンマッチングを実行可能である。申請者は、インデックス生成関数を複数のメモリやモジュール(IGU)に分解(分割)して実現する方法について研究を行った。関数分解では、列複雑度が重要である。重みkのインデックス生成関数を分解した際の列複雑度を組み合わせ数学、および、モンテカルロ法を用いて予測する方法を求めた。
また、実用的回路でも実験を行った。
1)インデックス生成関数を複数のIGUで実現する方法を開発し、学会論文誌(IEICE-2017)に掲載された。 2) インデックス生成関数の変数最小化に関して、国際会議(ISMVL-2017, Novi Sad, Serbia)で招待講演を行った。 3)インデックス生成関数の分解に関して幾つかの国際会議(IWLS-2017, SASIMI-2017)で発表した。 この方法は、イデックス生成関数をメモリのみで実現する際に有用である。 4) インデックス生成関数の分解に関する論文が、二冊の単行本に採録された。
5) 海外から共同研究者を招聘し、インデックス生成関数の分解に関して理論的な研究を行った。 6) インデックス生成回路の高速書き換えに関する国際特許(JST補助:米国)が採択された。

現在までの達成度 (区分)
現在までの達成度 (区分)

2: おおむね順調に進展している

理由

インデックス生成関数の分解に関しては、国際会議で発表した。また、以前、国際会議で発表した成果を発展させた論文は単行本に採録された。

今後の研究の推進方策

インデックス生成関数の分解に関しては、海外から研究者を招聘して今後も共同研究を続ける予定である。
また、インデックス生成関数の変数最小化に関しても、改良を続ける予定である。

次年度使用額が生じた理由

国際会議の出費や滞在費の計算で誤差が出た。

  • 研究成果

    (16件)

すべて 2018 2017 その他

すべて 国際共同研究 (1件) 雑誌論文 (3件) (うち国際共著 1件、 査読あり 3件) 学会発表 (8件) (うち国際学会 6件、 招待講演 1件) 図書 (2件) 備考 (1件) 産業財産権 (1件) (うち外国 1件)

  • [国際共同研究] Naval Postgraduate School(米国)

    • 国名
      米国
    • 外国機関名
      Naval Postgraduate School
  • [雑誌論文] A Fast Updatable Implementation of Index Generation Functions Using Multiple IGUs2017

    • 著者名/発表者名
      SASAO Tsutomu
    • 雑誌名

      IEICE Transactions on Information and Systems

      巻: E100.D ページ: 1574~1582

    • DOI

      https://doi.org/10.1587/transinf.2016LOP0001

    • 査読あり
  • [雑誌論文] A Balanced Decision Tree Based Heuristic for Linear Decomposition of Index Generation Functions2017

    • 著者名/発表者名
      NAGAYAMA Shinobu、SASAO Tsutomu、T. BUTLER Jon
    • 雑誌名

      IEICE Transactions on Information and Systems

      巻: E100.D ページ: 1583~1591

    • DOI

      https://doi.org/10.1587/transinf.2016LOP0013

    • 査読あり / 国際共著
  • [雑誌論文] A Method to Detect Bit Flips in a Soft-Error Resilient TCAM2017

    • 著者名/発表者名
      Syafalni Infall、Sasao Tsutomu、Wen Xiaoqing
    • 雑誌名

      IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems

      巻: 37-8 ページ: 1~1

    • DOI

      10.1109/TCAD.2017.2748019

    • 査読あり
  • [学会発表] Analysis of cyclic row-shift decompositions for index generation functions2018

    • 著者名/発表者名
      J. T. Butler and T. Sasao
    • 学会等名
      The 21st Workshop on Synthesis And System Integration of Mixed Information Technologies
    • 国際学会
  • [学会発表] A Method to identify affine equivalence classes of logic functions2018

    • 著者名/発表者名
      T. Sasao, K. Matsuura and Y. Iguchi
    • 学会等名
      The 21st Workshop on Synthesis And System Integration of Mixed Information Technologies
  • [学会発表] Netlist conversion from costumer logic interface format (CLIF) to Verilog for legacy circuits2018

    • 著者名/発表者名
      I. Syafalni, K. Wakasugi, Y. Tongxin, T. Sasao and X. Wen,
    • 学会等名
      The 21st Workshop on Synthesis And System Integration of Mixed Information Technologies
  • [学会発表] Index generation functions: Minimization methods2017

    • 著者名/発表者名
      T. Sasao,
    • 学会等名
      International Symposium on Multiple-Valued Logic (ISMVL-2017)
    • 国際学会 / 招待講演
  • [学会発表] A random forest using a multi-valued decision diagram2017

    • 著者名/発表者名
      H. Nakahara, A. Jinguji, S. Sato and T. Sasao,
    • 学会等名
      International Symposium on Multiple-Valued Logic (ISMVL-2017)
    • 国際学会
  • [学会発表] An exact optimization algorithm for linear decomposition of index generation functions2017

    • 著者名/発表者名
      S. Nagayama, T. Sasao and J.T. Butler
    • 学会等名
      International Symposium on Multiple-Valued Logic (ISMVL-2017)
    • 国際学会
  • [学会発表] On affine equivalence of logic functions2017

    • 著者名/発表者名
      T. Sasao and M. Maeta
    • 学会等名
      International Workshop on Logic and Synthesis
    • 国際学会
  • [学会発表] Probe location checker for IC physical verification2017

    • 著者名/発表者名
      I. Syafalni, K. Wakasugi, and T. Sasao,
    • 学会等名
      2017 IEEE TENCON
    • 国際学会
  • [図書] Further Improvements in the Boolean Domain2018

    • 著者名/発表者名
      Jon T. Butler and T. Sasao,
    • 総ページ数
      536
    • 出版者
      Cambridge Scholars Publishe
    • ISBN
      978-1-5275-0371-7
  • [図書] Advance of Logic Synthesis2017

    • 著者名/発表者名
      T. Sasao and J. T. Butler,
    • 総ページ数
      232
    • 出版者
      Springer
    • ISBN
      978-3-319-67294-6
  • [備考] Welcome to LSI-CAD

    • URL

      http://www.lsi-cad.com

  • [産業財産権] Content addressable memory, an index generator, and a registered information update method2018

    • 発明者名
      Tsutomu Sasao
    • 権利者名
      明治大学
    • 産業財産権種類
      特許
    • 産業財産権番号
      US9865350B2
    • 外国

URL: 

公開日: 2018-12-17  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi